An emerging issue of mobile RFID readers is that the area occupied by the circuitry of the mobile RFID reader should be small enough for integration with other communication systems such as GSM and W-CDMA in a handset application. By virtue of its ability to be scaled down, CMOS technology is considered as the best way to integrate the whole transceiver of an RFID reader in a single chip at low cost. In order to realize full integration, the power amplifier should be also integrated in a single chip with CMOS process.
Some research has been made toward a fully-integrated CMOS PA for RFID reader applications. Since the RFID reader adopts binary-Amplitude Shift Keying (ASK), conventional transmitters of RFID readers with direct up-conversion architecture are based on the I/Q modulation scheme which utilizes a linear PA to convey data by means of the amplitude of the signal. However, the linear PA in CMOS technology suffers from poor power efficiency, especially when the envelope of transmitted signal varies frequently. Thus, in order to increase the power efficiency, a polar transmitter with a switch-mode PA is preferable.
In this thesis a fully-integrated switch-mode CMOS PA fabricated in 0.25-㎛ CMOS process is presented, and polar transmitter architecture for a UHF mobile RFID reader using binary-ASK is proposed. The CMOS PA is designed with a cascode structure and shows a class-E operation with more than 24 dBm of output power at 910 MHz and with more than 35 % of power-added efficiency (PAE) from 860 MHz to 960 MHz under 2.5-V supply voltage. The polar transmitter with the CMOS PA modulates the amplitude signal by turning on and off the common gate transistors of the cascode structure. To comply with the transmit mask regulation of EPC global class-1 generation-2, an analog pulse-shaping filter is attached in front of the cascode gate node of the PA. In addition, a fully-integrated switch-mode CMOS PA fabricated in 0.18-㎛ process which can be also applied to UHF stationary RFID readers is presented. With the proposed polar transmitter architecture, the output power of the designed CMOS PA reaches almost up to Watt-level. The measured output power of the power amplifier is 29.85 dBm and PAE is 38.5 % at 860 MHz. In the frequency range of UHF RFID, higher than 29 dBm of output power is emitted from the designed power amplifier which can be used in the stationary RFID reader applications.
기존의 13.56 MHz 대역의 RFID 리더가 가지는 인식거리의 한계를 극복하기 위해 UHF 대역에서 동작하는 RFID 리더에 대한 관심이 집중되고 있다. 특히, 모바일 RFID 리더는 각종 핸드폰이나 PDA와 같은 각종 휴대용 기기에 내장될 수 있다는 점에서 유리하다. RFID 태그가 휴대폰 안에 내장되어 있고, 고정된 RFID 리더에 인식을 시키는 경우, 휴대폰 사용자가 가지고 있는 정보를 수동적으로 전달하는 기능 밖에 수행되지 않지만, 반대로 RFID 리더가 내장되어 있는 경우에는 값싼 RFID 태그를 내장하고 있는 불특정 다수의 사물에 대한 정보를 휴대폰 사용자가 원하는 대로 접근할 수 있다는 점에서 큰 장점을 가진다. 이는 유통 물류 뿐만 아니라 창고 재고 관리, 진열되어 있는 상품에 대한 정보를 얻는 정보 검색의 기능, 위조 지폐 감식, 보안의 기능까지 널리 적용될 수 있다.
이러한 UHF RFID 리더 회로 구현에 있어서 최근 이슈화되고 있는 것은, 어떻게 하면 RFID 리더 회로를 잘 집적화 하여 GSM/EDGE, CDMA, W-CDMA와 같은 통신 시스템과 함께 휴대용 기기에 내장시킬 수 있을까 하는 것이다. 다행히도, CMOS 공정 기술의 발달로 인해 많은 기능을 가진 복잡한 회로도 하나의 칩에 구현이 가능하게 되었고, 여기에 수율이 높은 CMOS 공정의 특성과 결부되어 저비용 대량 생산이 가능하게 되었다. 특히, 높은 주파수에서 동작하는 RF 송신단 회로, 그 중에서도 집적화하기 어려운 전력 증폭기까지 CMOS 공정을 이용하여 구현하게 되면 이러한 요구를 만족시킬 수 있게 된다.
UHF RFID 리더용 RF 송신단은 일반적으로 I/Q 변조 방식을 사용하는 Cartesian 송신단 구조로 구현되는 것이 일반적이다. RFID 리더 시스템은 Binary??Amplitude Shift Keying(B-ASK) 변조 방식을 사용하고 있기 때문에 선형 전력 증폭기를 포함한 direct up-conversion 구조의 송신단 형태를 띄는 것이 일반적인 추세이다. 하지만, CMOS 공정으로 선형 전력 증폭기를 구현하게 되면 전력 효율면에서 불리하다. 이러한 단점을 극복하기 위해 본 논문에서는 스위치 모드 비선형 전력 증폭기를 활용한 polar 송신단 구조로 RFID 리더 송신단을 구현하였다. 우선, CMOS 0.25-㎛ 공정을 이용하여 polar 송신단에 적용 가능한 형태의 E급(Class-E) 비선형 증폭기를 구현하였다. 설계된 전력 증폭기는 24 dBm의 출력 전력을 낼 수 있고, UHF RFID 대역인 860-960 MHz에서 최소 35% 이상의 PAE(전력 효율)을 가진다. 구현된 전력 증폭기는 differential cascode 구조로 구성되어 있고, cascode transistor의 gate bias 전압을 switching on/off 시킴으로써 polar 변조 방식으로 Binary ASK를 구현할 수 있다. 그러나, 디지털 baseband 모뎀(변복조기, modulator-demodulator)으로부터 오는 사각파 형태의 기저대역(baseband) 신호가 곧바로 gate bias node로 인가되는 경우, 출력 스펙트럼 상에서 인접 채널 간섭 효과를 나타내게 된다. 이를 해결하기 위해, 아날로그 회로로 구현된 low-pass 필터를 전력 증폭기 cascode transistor의 gate bias node 바로 앞에 위치시키게 되면 디지털 baseband 모뎀으로부터 오는 각진 파형을 pulse-shaping 해주는 효과를 얻게 되어 인접 채널 간섭을 줄일 수 있게 된다. 이러한 pulse-shaping 필터도 0.25-㎛로 설계되었고, CMOS 전력 증폭기와 함께 집적화되어 독립된 RF polar 송신단 회로의 기능을 할 수 있게 구현되었다. 구현된 polar 송신단은 UHF RFID 리더의 RF interface 성능 조건을 규정하고 있는 EPC global class-1 generation-2의 specification을 만족시키고 있으며, 특히 다수의 리더가 존재하는 환경에서의 인접 채널 간섭 비율(ACPR, Adjacent Channel Power Ratio) 조건을 만족하는 결과를 얻었다.
또한, 똑같은 polar 송신단 구조에서 전력 증폭기의 출력 전력이 30 dBm에 가깝게 설계된다면 Stationary RFID 리더에도 적용할 수 있다. 0.18-㎛ CMOS 공정을 이용하여 최대 출력 전력이 Watt 급(30 dBm)에 육박하는 E급 비선형 전력 증폭기를 설계하였다. 설계된 전력 증폭기를 측정한 결과, 860-MHz에서 29.85 dBm의 출력 전력, 38.5 %의 전력 효율을 얻었다. UHF RFID 전 대역에서 29dBm 이상의 출력 전력을 가지므로, 만약 방향성을 가지는 안테나의 이득이 충분하다면 고정형(stationary) RFID 리더에 적용 가능하다.
본 연구가 가지는 의미를 정리하면, 우선, 기존의 I/Q 송신단 구조를 탈피하여 polar 송신단 구조를 적용하여 RFID 리더 송신단 시스템을 구현하였다는 것과, 두 번째로, 전력 효율이 상대적으로 높은 스위치-모드 비선형 전력 증폭기를 CMOS 공정을 이용하여 설계하여 RFID 리더 송신단 시스템에 적용하였다는 점이다. 이로 인해, 전체적으로 복잡하고 칩 내에서 차지하는 면적이 컸던 RF 송신단 회로를 비교적 간단하게 설계할 수 있었던 것 또한 큰 특징이라고 할 수 있다. CMOS 공정으로 설계되었으므로 향후 다른 기능을 하는 CMOS 회로들과 같이 집적화 할 수 있다는 장점도 가지고 있으며, 상품화되어 대량 생산되더라도 비용을 많이 절감할 수 있는 이점도 생기게 된다.
본 연구에서 구현된 CMOS RF Polar 송신단 회로는 다른 관점에서 보면 디지털 baseband 모뎀으로부터 오는 디지털 신호에 의해 제어되는 1-bit digital-RF transmitter로 분류될 수 있다. Digital-RF transmitter는 현재 Texas Instruments와 같은 반도체 회사에서 차세대 이동 통신용 하드웨어 개발의 일환으로 활발히 연구가 진행되고 있다. 이를 응용한 회로에 대한 연구를 통해 single-chip radio, soft-defined radio와 같은 먼 미래의 무선 통신 시스템의 RF 송신단 회로에 대한 선행기술 개발에 기여 할 수 있을 것으로 전망된다.
