서지주요정보
Design of area-efficient digital-to-analog converter with offset-cancellation for AMLCD displays using multi-path current interpolation = multi-path current interpolation을 이용한 AMLCD용 면적 효율적인 Offset Cancellation 디지털-아날로그 변환기 드라이버의 설계
서명 / 저자 Design of area-efficient digital-to-analog converter with offset-cancellation for AMLCD displays using multi-path current interpolation = multi-path current interpolation을 이용한 AMLCD용 면적 효율적인 Offset Cancellation 디지털-아날로그 변환기 드라이버의 설계 / Gyu- Sung Park.
저자명 Park, Gyu-Sung ; 박규성
발행사항 [대전 : 한국과학기술원, 2010].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8023950

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 10141

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

초록정보

For efficient area of DAC, DACs that are interpolated in amp were published. In these DACs, four LSB (D3~D0) out of 10bits are assigned to the interpolation parts and the six MSB (D9~D4) are assigned to the 6bit-RDAC. The interpolation part is implemented by the cascading-divided current-DAC (CDAC), which has many transistors that require matching to satisfy linearity of the CDAC. The matching requirement of CDAC is the major chip-area consuming factor, and CDAC occupies quite portion about 40% in the analog circuit parts. In this thesis, a linear 10-bit DAC with multi-current path control and the weighted transconductors (MCWT) is introduced. The RDAC provide 6bit resolution and the interpolation buffer amplifier takes in charge of 4bits; 2bits by Current DAC plus 2bits by MCWT. The multi-paths are the coarse and fine current path for interpolation. Coarse and fine interpolation can provide two additional bits with no active hardware, by only current path control based on weighted transconductors. Two bits generation by only current path switching is the distinguished feature of the proposed 10bit DAC with MCWT. The DAC is fabricated in a 90nm CMOS process and consumes 1.1??A of static current per a channel. INL, DNL and DVO are 0.8LSB, 0.37LSB and 6.5mV, respectively. The high voltage (HV) devices are needed for the large panel display. In circuit design for HV devices, unlike MV devices, there are several the factors to consider; the common voltage range, the large offset voltage and the body effect. In the lower common voltage range and the upper common voltage range, PMOS input TRs and NMOS input TRs are respectively used, and the huijsing amp without input stage is used as the common block. To reduce the body effect, the self biasing is adopted in the input stage so that VBS is zero. The large offset caused in the HV amplifier is reduced by the proposed offset cancellation method in the chapter 5. As a result, the high accuracy and size efficient column driver can be designed for large panel using HV devices. In the display driver, the channel-to-channel deviation by the offset voltage affects the quality of the image. The prior researches to cancel the offset are not suitable in the display driver because of the many channels of the column driver and large load capacitor. To overcome this problem, the digital offset compensation method is applied in this thesis. In the proposed digital offset compensation method, the current interleaving concepts are used for the offset cancellation, which means the offset current addition or subtraction, corresponding to the offset voltage. The proposed offset cancellation method drastically reduces the offset voltage so that the channel-to-channel output deviation is also decreased.

면적 효율적인 디지털-아날로그 변환기를 위해서 엠프 내부에서 보간 기법을 적용한 디지털-아날로그 변환기를 제안하였다. 총 10비트 계조 중에서 6비트는 저항 디지털-아날로그 변환기를 통해 충족시켜주었고, 2비트는 전류 디지털-아날로그 변환기를 통해서 만족시켜주었다. 나머지 2비트는 다수 전류 전송로를 통한 보간 기법과 전류 전송로를 입력데이터에 따른 제어를 통해서 추가적인 면적 증가 없이 만족시켜주었다. 이를 가능하게 한것은 트랜스컨덕턴스의 비를 1:2로 해주었기때문이다. 칩테스트를 통해 만족할만한 정확도와 면적측면에서 상당한 경쟁력을 가지는 디지털-아날로그 변환기를 설계하였음을 확인하였다. 디스플레이 패널크기가 커짐에따라 고전압 디지털-아날로그 변환기의 수요가 급증하게되었다. 고전압 디지털-아날로그 변환기를 설계하기 위해서는 크게 3가지 정도의 고려사항이 있다. 첫번째는 공통 모드 전압 범위를 알맞게 설정해주는것이고, 두번째로는 고전압 공정에서 크게 나타나는 옵셋 전압에 관한 점이다. 마지막으로, 세번째로는 고전압 공정에서 크게 나타나는 바디효과에 관한 부분이다. 이러한 점들을 고려하여 고전압 디지털-아날로그 변환기를 설계하였다. 고전압 디지털-아날로그 변환기에서 가장 큰 문제점 중 하나인 높은 옵셋 전압을 없애주는 구조를 제안하였다. 이 구조는 디지털 보상 방법을 기반으로 하였으며, 전류 인터리빙 방식이라는 새로운 방식을 통해 옵셋 전압을 줄여 주었다. 칩 하나당 비교기 1개를 씀으로써 채널이 많은 디스플레이 분야에 적합한 구조를 제안하였다. 이 구조를 통해 옵셋으로 인해 발생하는 채널간 전압 편차를 상당히 줄여주었다.

서지기타정보

서지기타정보
청구기호 {MEE 10141
형태사항 vi, 65 p. : 삽도 ; 26 cm
언어 영어
일반주기 저자명의 한글표기 : 박규성
지도교수의 영문표기 : Gyu-Hyeong Cho
지도교수의 한글표기 : 조규형
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 References : p. 60-62
주제 Multi-path Current interpolation
Digital-to-Analog Converter
offset-cancellation
AMLCD Displays
Area-Efficient
디지털-아날로그 변환기
면적 효율적인
QR CODE qr code