서지주요정보
X-band cmos multifunction RFICs for phased array transmit/receive modules = 위상 배열 송수신 모듈을 위한 X 대역의 다기능 CMOS RFIC
서명 / 저자 X-band cmos multifunction RFICs for phased array transmit/receive modules = 위상 배열 송수신 모듈을 위한 X 대역의 다기능 CMOS RFIC / Ku, Bon-Hyun.
저자명 Ku, Bon-Hyun ; 구본현
발행사항 [대전 : 한국과학기술원, 2010].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8023937

소장위치/청구기호

학술문화관(문화관) 보존서고

DEE 10070

SMS전송

도서상태

이용가능

대출가능

반납예정일

초록정보

Phased array systems have been widely used in satellite communication and defense applications, and are going to the fields of the commercial radar and communication. However due to their high cost and large size, their commercial applications have been very limited. The high cost is due to the discrete implementations of the transmit/receive (T/R) module and the whole phased array. Typically in these T/R modules, III-V front-end MMICs (GaAs and/or InP) were assembled together with silicon-based baseband and digital control back-end chipsets, resulting in relatively high cost and low integration density. Therefore, the integration of high capability RF blocks with baseband and digital processors on a silicon chip will drastically reduce the cost and size of phased-arrays. Si CMOS and SiGe BiCMOS processes can be excellent candidates for this purpose. These processes can take the capabilities of the Si IC manufacturing, such as complexity, high yield and low cost. Compared with SiGe BiCMOS technologies having the bipolar transistors, Si CMOS offer less RF performance, such as cut-off frequencies and noise performance, but if the module space and cost are critical limitations for the development of T/R modules, Si CMOS may be a more viable solution than SiGe BiCMOS. Therefore, it is very useful to propose a solution which is a CMOS multifunction chip, to replace III-V components utilizing the CMOS technologies so as to reduce the III-V component count of the phased array systems while maintaining high performance. The application areas of the CMOS can be in low cost miniature phased-arrays for mobile satellite systems for high data-rate communications and defense systems such as radars and high bandwidth telecommunication links covering at X-Band frequencies range. The integrated T/R modules for phased-array systems have main functions, such as signal amplification, phase and amplitude control, and transmit/receive switching. For these purpose, the CMOS multifunction chip includes the following circuit components: X-Band CMOS power amplifier (PA) with more than 20 dBm output power, X-Band CMOS 6-bit digital step attenuator with low phase variation and small-chip area, X-Band CMOS 6-bit phase shifter, X-band CMOS digital vector modulator which can replace the phase shifter and attenuator simultaneously, X-Band CMOS low noise amplifier and gain block amplifier (GBA), and X-Band CMOS SPDT switch with compact size. At first, the theory and design of the X-band power amplifier are discussed. To cover the X-band frequencies within a small area, the wideband and compact CMOS power amplifier is proposed. Design methodology for the high output power and wideband power matching is presented using the wideband nature of on-chip transformers. Critical issues related to power transistor cells for enough power performance, such as transistor sizing and layout are discussed. Also, stability problem in cascode power transistor cells and solutions - device- and circuit-based approaches - are addressed. To our knowledge, this amplifier achieves the highest reported figure of merit, and suitable performance for phased array systems at X-band frequencies. Secondly, the design and measurement of the CMOS 6-bit digital step attenuators are addressed. In phased array systems, the accurate amplitude control is critical to the beam forming, and nulling, etc. Also, the constant insertion phase of the attenuator is required because the signal phase is controlled at the same time. For the purposes, the 6-bit attenuators with 31.5 dB of attenuation range using two types of phase/amplitude correction network have been achieved low phase variation over all 64 attenuation states and small-chip size. Thirdly, the design of an IQ vector modulator with digital control using only passive circuits. The IQ vector modulator which consists of a quadrature generator at input, digital 1-bit 180o phase shifters, digital 6-bit step attenuators with low insertion phase, and an in-phase combiner at output has been demonstrated in a CMOS technology. Design considerations, such as the determination of an optimum number of bits of digital step attenuator, the effect of IQ imbalance, and the effect of the insertion phase variation of digital step attenuator on the vector accuracy are introduced. Calibration circuits so as to adjust the errors of amplitude and phase have been integrated in each I- and Q-channel of the vector modulator. Finally, the design and measurement of ultra-compact CMOS SPDT switch is suggested. To improve the linearity, the high power handling T/R switch is also discussed. The CMOS switch has the insertion loss of lower than 2.2 dB and the isolation of higher than 25 dB over 0??20 GHz. It has the smallest actual chip size of 0.02 mm2.

위상 배열 시스템은 현재 군사 및 위성 통신에서 광범위하게 사용되고 있을 뿐 아니라, 상용 통신 시스템의 통신 효율 향상 및 차량용 레이더 등 다양한 응용분야에서 연구가 되고 있다. 그러나 고비용 다면적으로 인해 상업적 응용에 있어 제한점을 가지고 있다. 이러한 고비용의 원인은 위상 배열 안테나 각각에 장착되는 송수신 모듈 (transmit/receive module, TRM) 의 개별적인 비용에 기인하는데, 일반적으로 III-V 족 화합물 반도체 (GaAs 또는 InP) 기반으로 제작이 된다. 따라서 이러한 TRM을 가격 경쟁력이 높은 실리콘 반도체 기반으로 제작을 할 수 있다면 저비용의 위상 배열 시스템의 구현이 가능해 질 것이다. 또한 기저대역 및 디지털 회로의 집적도 함께 가능하게 된다. CMOS 와 SiGe BiCMOS 는 지속적인 RF 소자 특성의 향상으로 고주파수에도 사용가능한 성능을 보이고 있으므로 상기한 목적에 부합하는 반도체 공정이라 할 수 있다. 특히 CMOS 공정은 바이폴라 트랜지스터를 제공하는 SiGe BiCMOS 에 비해 고주파 RF 특성은 다소 낮은 면이 있으나, 가격 경쟁력 및 공정 이용에 있어서 접근성이 우수하기 때문에 TRM 의 비용 및 면적 측면에 있어서 뛰어나다고 할 수 있다. 그러므로 본 논문에서는, III-V 족 화합물 반도체로 구현된 TRM의 주요 기능을 성능은 유지하면서 CMOS 회로를 이용하여 구현을 하려고 한다. 이때 그 상업적 효용 가치가 매우 향상될 것이다. 이러한 응용 분야로 고속 데이터 통신을 위한 이동형 위성 시스템 및 저비용 초소형 위상 배열 안테나를 이용한 상용 레이더 등이 있으며, X-대역 주파수에서 응용이 가능하다. X-대역 위상 배열 시스템을 위한 TRM의 주요 기능은, 신호의 증폭과 수신, 위상 및 진폭 제어, 송수신 스위칭 등이 있다. 이를 위해, CMOS 다기능 칩 (Multifunction Chip, MFC) 은 다음의 구성 회로들을 포함하게 된다. 1) 0.1 W 급 (20 dBm) CMOS 전력 증폭기, 2) 낮은 위상 변동을 가지는 CMOS 디지털 가변 감쇠기, 3) CMOS 디지털 위상 변위기 혹은 벡터 변조기, 4) 초소형 SPDT (single-pole-double-throw) 스위치, 5) 저잡음 증폭기 및 이득 증폭기 등으로 구성된다. 먼저, X-대역의 전력 증폭기를 제안하였다. 작은 칩 면적 내에서 광대역 및 고출력 특성을 가질 수 있는 설계 방법론에 대해 제안하였다. 기존의 분포된 증폭기가 가지는 저효율 및 대면적 특성 그리고 다단 정합회로를 이용한 증폭기가 가지는 대면적의 단점을 하나의 트랜스포머와 정합 캐패시턴스의 적절한 조합으로 극복할 수 있음을 입증하였다. 그리고 고주파 및 고출력에 적합한 트랜지스터 설계에 있어서 게이트 면적의 결정, 소자 레이아웃 및 cascode 구조의 안정도 문제 등을 논의하고 해법을 제시하였다. 출력 트랜스포머는 일차측을 이중 구조를 사용하여 광대역 및 고출력 정합에 더욱 유리함을 보였다. 증폭기의 설계 결과는, X-대역 주파수에서 최고의 성능지수 (Figure of merit)를 보이는 것으로 검증되었고, 9.5 GHz에서 25.3 dB의 소신호 이득 및 약 21.5 dBm의 포화 출력과 20 %의 효율을 가지며, 3 dB 대역폭은 약 6.5 GHz 에 이르고 있다. 두 번째로, X-대역 디지털 가변 감쇠기를 제안하였다. 위상 배열 시스템 용도로 사용되기 때문에 감쇠 변화에 따른 위상 변동이 낮은 감쇠기를 필요로 한다. 하지만, 기존의 방법으로는 X-대역의 고주파에서 낮은 위상 변동을 구현하는 것이 쉽지 않다. 왜냐하면, MOSFET 스위치의 온/오프 에 따른 기생 성분의 변화에 의해 위상의 변동이 존재할 수 밖에 없기 때문이다. 이러한 구조적인 난점을 극복하는 새로운 구조를 제안하였다. 저대역 통과 필터의 위상 지연 효과를 이용하였으며, 신호 감쇠를 유지하기 위해 직렬 저항을 각각 삽입하였다. 각각 인덕턴스 및 캐패시턴스 기반의 두 보정 회로의 구조를 제안하였고 이론적인 분석 및 설계 기법에 대해 논의하였다. 각 bit 의 attenuator 는 이진 하중 (Binary-weighted) 값으로 설계 되었고 이를 cascade 연결하기 위해서 신호 선형성과 부하 효과 등을 고려해야 함을 보였다. 설계된 6 bit 디지털 가변 감쇠기의 성능은 다음과 같다. 각각 31.5 dB 의 최대 감쇠 범위를 가지며, 0.5 dB 의 감쇠 해상도를 가짐을 확인하였다. 인덕티브 보정 구조는 8 - 9.3 dB의 삽입 손실을 가지며, 진폭 및 위상의 rms 오차가 각각 0.3 dB/3.5o 이고 DC - 14 GHz 대역에서 0.5 dB/ 4.2o 의 rms 오차를 가지며 칩 면적은 0.5 mm2 이다. 캐패시티브 보정 구조는 10 - 11.5 dB의 삽입 손실을 가지며, 진폭 및 위상의 rms 오차가 각각 0.4 dB/2.2o 이다. 세 번째로, IQ 디지털 벡터 변조기의 구조에 대해 제안하고 설계시 고려사항 및 해법에 대해 논의하였다. 위상 배열 시스템이 요구하는 고선형성 및 디지털 제어성 등에 적합한 수동형/디지털 방식의 벡터 변조기를 CMOS에서 최초로 구현하였고 그 방법에 대해 소개하였다. 입력단에 IQ 생성기가 결합 선로를 이용하여 구성되었고, 각 I, Q 채널에 1bit 디지털 180o 위상 변위기와 6bit 디지털 가변 감쇠기로 형성되고 각 채널의 출력 신호가 동상 결합기로서 윌킨슨 결합기를 통과함으로 벡터 결합이 되어 최종 신호를 출력한다. 이러한 IQ 디지털 벡터 변조기를 구현함에 있어서, 디지털 가변 감쇠기의 해상도를 어느 정도까지 정밀하게 설정을 해야 하는 가에 대해 시뮬레이션을 통해 검증하였고, IQ 채널의 위상 및 진폭 불균형에 의한 영향을 검토하였다. 그리고 디지털 가변 감쇠기의 낮은 위상 변동 특성이 특히 요구가 됨을 확인하였다. 설계된 벡터 변조기는, 약 25±2 dB 의 삽입 손실을 가지며, 32-PSK 변조 신호에 대해 rms 위상 및 진폭 오차가 각각 0.3 - 0.7 dB, 6o 이하이며, 칩 면적은 1.57 mm2 이다. 마지막으로, MFC 구조에 적합한 초소형 SPDT 스위치의 구조를 제안하고 설계하였다. 기존의 광대역 SPDT CMOS 스위치는 격리특성을 증가시키기 위해 병렬 스위치의 크기를 증가시키고 이에 따른 기생 캐패시턴스의 크기가 증가하게 되어 송수신 및 안테나 포트에 이를 상쇄시키기 위한 직렬 인덕턴스가 필요하였다. 하지만 TDD (Time division duplexing) 동작의 MFC 에서는 격리 특성이 매우 좋을 필요는 없으므로 병렬 스위치의 크기를 줄이게 되었다. 이에 따라 병렬 기생 캐패시턴스 값이 작아져도 되므로 송수신 포트의 직렬 인덕턴스를 각각 제거할 수 있게 되어 초소형 SPDT 스위치를 구현할 수 있게 된다. 측정 결과는 DC - 20 GHz 까지 0.7 - 2.2 dB의 삽입 손실을 가지며, 약 25 dB 이상의 격리 특성, 그리고 13.5 dBm 의 P1dB 특성을 가진다. 칩 면적은 0.02 mm2 로 매우 작은 면적을 차지한다.

서지기타정보

서지기타정보
청구기호 {DEE 10070
형태사항 xviii, 195 p. : 삽도 ; 26 cm
언어 영어
일반주기 저자명의 한글표기 : 구본현
지도교수의 영문표기 : Song-Cheol Hong
지도교수의 한글표기 : 홍성철
학위논문 학위논문(박사) - 한국과학기술원 : 전기 및 전자공학과,
서지주기 Including References
주제 phased array antenna
CMOS RFIC
power amplifier
digital attenuator
vector modulator
위상 배열 안테나
CMOS RF 집적회로
전력 증폭기
디지털 감쇠기
벡터 변조기
QR CODE qr code