This thesis presents novel DAC architectures for column driver IC of flat panel display to reduce its die area.
First, a 10-bit serial integration-type DAC architecture for AMLCD Column Drivers is proposed. The architecture can dramatically reduce its size by minimizing the size of the capacitors used for integration using a simple capacitor swapping algorithm per frame. The design of the proposed DAC architecture was dedicated to mobile applications and was fabricated by using a 035-um 3.3-V CMOS process.
Second, a 10-bit DAC architecture based on voltage summing buffer amplifier for mobile active-matrix LCDs is proposed. Since voltage summing buffer (VSB) which can sum two voltages uses two small PTL instead of one huge PTL, the area of PTLs can dramatically be reduced. Also small increased area for VSB makes the whole area of DAC architecture very small. The proposed architecture was designed for mobile application and based on Vcom modulation. The proposed architecture was fabricated by using a 90-nm CMOS process.
Last, a bit inversion cascaded-dividing current DAC architecture with reference current calibration for AMOLED column driver ICs is proposed. Bit inversion scheme can eliminate DNL degradation of conventional cascaded-dividing current DAC(CCDAC) and obtain inverted INL which amount is the same as INL and sign is inverted so its error can be removed by averaging effect of display system. Also reference current calibration that can provide accurate reference current for CCDAC without area increase is applied to bit inversion CCDAC for uniformity of channel-to-channel current. The proposed architecture was fabricated by using 0.35-um 3.3-V CMOS process.
본 논문은 평판 디스플레이 컬럼 드라이버 IC에 대하여 그 면적을 감소시키는 새로운 DAC 구조들을 제시한다.
첫째, AMLCD 컬럼 드라이버를 위한 10 비트 직렬 적분형 DAC구조가 제안된다. 제안된 구조는 프레임별 간단한 capacitor swapping 알고리즘을 사용하여 적분에 사용되는 capacitor의 크기를 최소화함으로써 그 크기를 획기적으로 줄일 수 있다. 제안된 DAC 구조는 모바일 응용에 적당하도록 설계되었고 035um 3.3V CMOS 공정을 이용하여 제작되었다.
둘째, 모바일 AMLCD에 대하여 voltage summing buffer에 기반을 둔 10 비트 DAC구조가 제안된다. 두 전압을 더할 수 있는 voltage summing buffer(VSB)는 큰 하나의 PTL을 대신하여 여러 개의 작은 PTL을 사용하기 때문에 PTL의 면적은 획기적으로 줄일 수 있다. 또한 VSB를 구현하는데 있어 작은 면적증가만이 필요하기 때문에 DAC구조의 전체 면적이 매우 작아진다. 제안된 구조는 모바일 응용과 Vcom 변조에 기반을 두고 설계되었고 90nm CMOS 공정을 사용하여 제작되었다.
마지막으로, AMOLED 컬럼 드라이버 IC에 대하여 reference current calibration기반의 bit inversion cascaded-dividing current DAC구조가 제안된다. bit inversion 방법은 기존 cascaded-dividing current DAC(CCDAC)의 DNL열화를 제거할 수 있고, INL과 크기는 같고 부호는 반대인 반전 INL을 얻을 수 있기 때문에 그 에러를 디스플레이 시스템의 평균화 효과를 이용하여 제거할 수 있다. 또한 면적증가 없이 CCDAC에 정밀한 기준전류를 전달할 수 있는 reference current calibration을 CCDAC에 적용하여 채널간의 편차를 줄일 수 있으므로 채널간의 uniformity를 확보할 수 있다. 제안된 구조는 0.35um 3.3V CMOS공정을 사용하여 제작되었다.
