This dissertation focuses on digitally controlled oscillator (DCO) with high frequency resolution. To minimize the unit switchable capacitance, two kinds of a novel pair are proposed and applied to DCOs. The first pair exploits the difference between the accumulation and inversion region capacitances. In a DCO, since ??C is changed by large oscillation amplitude, effective ??C is introduced and it is modeled with a second-order nonlinear capacitance model. The measurement results are in good agreements with the predictions even though fundamental sinusoidal waveform and simple model are adopted. Linear frequency tuning about 76 kHz is obtained at 5 GHz. In the first DCO, ??C and ??f are susceptible to a voltage mismatch between the DC voltage of the output node of the DCO and the lowest DC voltage of the inverter. Since this mismatch can degrade the reliability for frequency tuning, a revised DCO is proposed to enhance reliability. By changing the oscillation voltage offset, the ??C of the fine tuning bank in the DCO can be controlled by digital commands. The mismatches in frequency resolution between the frequency tuning banks can be minimized by controlling ??C. The DCO has an adjustable frequency resolution of 1.5~43 kHz at 4.8 GHz and the corresponding ??C is 0.9~27 aF. To completely cover the coarse tuning resolution, the ??f of the fine tuning bank is selected to be 9 kHz. An outstanding characteristic is that the revised DCO has controllable frequency resolution with reasonable performances. Adjustable frequency resolution is as important as high frequency resolution.
최근 많은 RF/아날로그 블록들이 높은 집적도와 가격 경쟁률을 높이기 위해서 상당부분 디지털 블록으로 대체되고 있으며, 디지털 송신기, 이산 신호 아날로그 필터, 디지털 주파수 합성기, sub-sampling digital RF 수신기 등이 좋은 예이다. 주파수를 생성하고 합성하는 측면에서, 과거 일반적인 voltage controlled oscillator(VCO)에서의 아날로그 주파수 변환 방식은 공정 기술 발달에 따른 혜택을 누리기 어렵다. Deep submicron CMOS 공정에서 varactor의 선형적인 구간이 줄어 들고 커패시턴스 변화 기울기가 가파르기 때문에, 신뢰 할 수 있는 전압 조절 구간이 좁아져 해상도의 신뢰성이 나빠진다. 뿐만 아니라, 공정 기술 향상만큼의 접적도 향상을 기대하기가 어려우며, 낮은 인가 전압으로 인해 voltage headroom의 제약까지 받게 된다. 최근 이러한 단점을 보완하기 위하여, 안정성과 집적도를 높일 수 있는 방법으로 디지털 주파수 변환 방법이 제안, 연구되고 있다. Digitally controlled oscillator(DCO)는 디지털로 주파수를 컨트롤하는 블록으로 all-digital phase-locked loop(ADPLL)의 핵심 블록이며 아날로그 부분을 디지털 부분으로 대체하려는 노력의 좋은 예이다. 아날로그 컨트롤을 디지털 주파수 컨트롤로 대체하기 위해서는 디지털 주파수 해상도가 높아야만 한다. 이는 조절 가능한 최소 단위의 커패시턴스(??C)가 매우 작아야만 하는 것을 의미한다. 또한, 최소 단위의 커패시턴스가 작을수록 DCO의 위상 잡음이 좋아지기 때문에, 조절 가능한 최소 단위의 커패시턴스를 작게 만들기 위한 연구들이 진행되어왔다.
본 논문에서는, 수 atto farad 단위로 커패시턴스를 조절할 수 있는 새로운 구조의 varactor pair를 제안하고 이를 DCO에 적용하였다. 제안하는 oppositely coupled varactor pair는 크기가 같은 두 개의 pMOS varactor가 서로 반대 방향으로 병렬로 연결되어 있으며, pMOS의 축적 모드와 반전 모드의 커패시턴스 차이를 최소 단위의 커패시턴스 차로 사용하기 때문에 수십 atto farad 단위로 컨트롤이 가능하다. 2차 비선형 커패시터 모델과 이상적인 사인파 모델을 이용하여 effective 커패시턴스 차이와 주파수 해상도를 예측하는 방법을 제안하고 측정을 통하여 이를 검증하였다. 그 결과, 5 GHz 대역에서 약 70 kHz의 높은 주파수 해상도와 낮은 위상 잡음을 가지는 DCO를 설계하였다. 이 때, DCO의 출력 DC 전압과 주파수 컨트롤을 위한 인버터의 최소 DC 전압이 다를 경우 주파수 해상도가 예상과 다르게 나타나는 문제가 생길 수 있다는 것을 확인하였으며, 이를 보완하기 위한 새로운 구조의 varactor pair를 제안하고 0.13-??m CMOS process를 이용하여 revised DCO를 설계 검증하였다.
Revised DCO는 필요에 따라 주파수 해상도를 조절할 수 있는 특성을 가지고 있기 때문에, PVT variation이 있을 때 즉각적인 조치가 가능하다. Coarse tuning 주파수 해상도가 커지거나 작아졌을 때, fine tuning 주파수 해상도를 조절함으로써 효율적이고 안정적인 주파수 튜닝 특성을 갖게 된다. 주파수 컨트롤을 위한 인버터의 최대 전압을 5-bit DAC로 조절을 하여 oscillation offset 전압을 조절하여 준다. 이를 통하여 제작된 DCO는 1.5에서 43 kHz의 주파수 해상도를 갖고 동작할 수 있으며, 이에 대응되는 ??C 는 0.9~27 atto farad이다. DCO의 LC tank에서 전체 커패시턴스 값은 oscillation amplitude와 그 waveform에 의해 결정이 되는데, oscillation waveform을 정확히 예측하는 것은 매우 어렵다. 제작된 DCO의 경우도 예상한 waveform과 측정한 waveform 사이에 약간의 차이가 있었고 그 결과 coarse tuning 주파수 해상도가 예상보다 작아졌다. 이런 이유로, 처음에 예상 했던 10 kHz의 주파수 해상도를 가지고 동작하는 것이 아니라, 9 kHz의 주파수 해상도를 가지고 동작하도록 조절해 주었다. 2.4 GHz 대역과 5.8 GHz 대역에서 사용하기 위하여 revised DCO는 4.8 GHz로 설계 되었으며 4.8 GHz 대역에서 1 MHz 떨어진 오프셋에서 ??116 dBc/Hz의 phase noise 특성을 보였다. 측정 결과는 시뮬레이션 결과와 일치하였으며DCO는 9 mW의 전력을 소모하였다. 높은 주파수 해상도와 조절 가능한 주파수 해상도를 가지는 것이 revised DCO의 가장 큰 특징이며 전체적인 특성은 이전에 발표되었던 DCO들과 유사하거나 더 좋은 특성을 가진다. DCO의 높은 주파수 해상도만큼 조절 가능한 주파수 해상도 또한 DCO의 성능에 큰 영향을 미친다.
