The delta-sigma modulation has found increasing use in a wide range of modern electronic compo-nents, such as frequency synthesizers, analog-to-digital and digital-to-analog converters, and switched mode power supplies. This thesis presents a new structure that is free of spurs for all input values, for multi-stage noise-shaping (MASH) delta-sigma modulation. The proposed MASH structure cascades several first-order delta-sigma modulators like the traditional MASH structure, but has an additional feed-forward connection between two adjacent stages. The proposed MASH structure can increase the sequence length and thus reduce spurs. The reason why the proposed MASH structure has a long sequence length for the full input range is mathematically proved and simulations are performed to verify the effect of the long sequence length. Simulation results show that the performance of the proposed MASH structure is close to that of the ideal delta-sigma modulator. In addition, the proposed MASH structure requires almost the same hardware cost as the traditional MASH structure.
For the large bit widths of a constant input, the minimum hardware complexity of the proposed MASH delta-sigma modulator while satisfying the order of the noise transfer function is studied. An inter-stage quantization helps reducing the hardware complexity of the proposed structure that is less than that of the traditional MASH structure. Moreover, the inter-stage quantization is implemented by discarding least significant bits, which is not a burden. How each bit of the input contributes to the performance of the MASH delta-sigma modulator is analyzed. Based on the analysis, the conventional MASH structure using the inter-stage quantization is modified in order to increase the minimum sequence length while almost maintaining the hardware complexity of the conventional MASH DSM.
델타 시그마 모듈레이터 (DSM) 는 phase noise shaping을 위하여 fractional-N phase-locked loop (PLL)에서 주로 사용하는 블록이다. Noise shaping은 잡음을 고주파수 쪽으로 이동시켜 저주파수 쪽의 잡음을 줄이기 위한 것으로 DSM 출력의 반복 주기가 길어질수록 이 특성은 좋아진다. 안정적으로 높은 차수의 하이패스 필터를 만들기 위해 MASH DSM을 주로 사용하며 MASH DSM의 반복 주기를 늘리기 위해 두 가지 관점에서 새로운 MASH DSM의 구조를 제안하였다.
첫째, MASH DSM의 입력 값의 비트 수가 적은 경우, 반복 주기를 늘리기 위해 기존의 연결과 별도로 각 단을 구성하는 DSM 의 출력을 다음 단의 입력으로 추가 연결하는 구조를 제안하였다. 이 구조를 통해 높은 반복 주기를 제공하고, 하드웨어 복잡도를 증가시키지 않으면서 noise shaping 특성을 높일 수 있다. 수학적으로 반복주기를 증명하였고 동작 검증을 하였다.
둘째, MASH DSM의 입력 값의 비트 수가 많은 경우, 적은 하드웨어를 가지면서 모든 입력 값에 대해서 반복주기를 늘리기 위해 입력 값의 lagging one 위치에 따라 두 가지 모드로 다르게 동작 하도록 MASH 1-1-1 DSM의 구조를 제안하였다. 기존의 하드웨어 절감 방식에 비해 하드웨어 복잡도가 조금 높지만 모든 입력에 대해 높은 반복 주기를 제공하고 noise shaping 특성을 높일 수 있다.