서지주요정보
Time-interleaved single slope ADC using counter-based TDC = 여러개의 단일 기울기를 이용한 아날로그 디지털 변환기
서명 / 저자 Time-interleaved single slope ADC using counter-based TDC = 여러개의 단일 기울기를 이용한 아날로그 디지털 변환기 / Hyoung-Taek Choi.
저자명 Choi, Hyoung-Taek ; 최형택
발행사항 [대전 : 한국과학기술원, 2012].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8023342

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 12098

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

초록정보

This paper presents a time-domain analog-to-digital converter (ADC) using time-to-digital converter (TDC). The use of TDC in ADCs is a promising technique for future scaled CMOS processes, as it relies on time-resolution rather than voltage resolution. Prior to the explanation of the proposed ADC, we investigate the types of voltage-to-time converter (VTC) and time-to-digital converter (TDC). In the proposed ADC, a single-slope capacitor-discharge method is employed to convert input voltage into time, which relaxes the time-domain linearity requirement of comparator. In addition, time-interleaving is employed to increase the time resolution. Furthermore, a shared counter-based TDC is used for compact and simple time quantization. Lastly, timing error in time-based ADC is cancelled by employing additional latch.

아날로그-디지털 변환기(ADC)는 무선 통신 장비 및 각종 센서 등에 쓰이는 필수 블록이다. 이러한 기기들의 성능이 향상됨에 따라 높은 성능의 ADC가 요구되고 있다. 이를 위해서 빠른 변환 속도를 갖고 분해능이 높은 ADC에 대한 연구가 활발히 진행되고 있다. 하지만 주어진 공정에서 분해능과 변환속도를 높게 가져가는데는 한계가 있다. 이러한 단점을 해결하기 위해 여러개의 ADC를 병렬로 연결하고 입력을 순차적으로 인가하고 출력을 순차적으로 처리하는 구조가 제시되었다. 본 논문에서는 여러개의 단일 기울기를 이용한 ADC를 병렬로 연결함으로써, 이에 필요한 주파수를 낮추는 알고리즘을 제시하고 얻게되는 이득을 수치적으로 분석했다. 단일 기울기를 이용한 ADC에서 가장 전력 소모가 많은 카운터를 모든 채널이 공유하는 방법을 적용함으로써, 전체 ADC의 전력 소모를 줄였다. 또한 여러개의 ADC를 병렬로 연결함에 따라 나타나는 시간 영역에서의 오류를 해결하는 방법을 제시하고 이를 시뮬레이션을 통해 검증했다. 단일 기울기를 이용한 ADC는 전압 기반의 아날로그 신호를 시간 기반의 아날로그 신호로 바꾼 후에, 이를 디지털로 변환하는 방법이다. 시간 기반의 신호 처리는 출력이 바뀌는 점에서 정보를 가지므로, 일단 출력이 바뀌면 그 정보는 디지털과 같아서 전압 기반의 신호 처리보다 잡음에 강한 장점이 있다. 또한 CMOS 공정이 발달함에 따라 디지털 회로가 갖는 장점인 빠른 속도로 신호를 처리함으로써 고성능의 ADC를 구현하는데 유리하다. 여러개의 ADC를 병렬로 연결하여 구동하기 위해서는 다상의 클록이 필요하며, 이를 발생시키는 블록이 필요하다. 이상적으로는 각 채널에 도달하는 클록의 지연 시간이 같아야 하지만 실제로는 클록의 연결선이 비대칭이기 때문에 지연 시간이 각각 다르다. 이러한 구조의 ADC에서 생기는 문제점을 분석하여 문제를 해결하는 방법을 본 논문에서 처음으로 제시했다. 측정결과가 예상했던 바와 달리 잡음이 많이 생겼지만, 시뮬레이션 결과를 통해서 이를 검증했다. 문제점이 확인된 블록들을 보완하여 더 발전된 형태로 설계된다면 현재보다 더 우수한 성능을 갖게 될 것이다.

서지기타정보

서지기타정보
청구기호 {MEE 12098
형태사항 ii, 35 p. : 삽도 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : 최형택
지도교수의 영문표기 : Cho, SeongHwan
지도교수의 한글표기 : 조성환
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 Reference : p. 31
주제 ADC
Interleaving
single slope
TDC
counter
아날로그 디지털 변환기
인터리빙
단일 기울기
시간 디지털 변환기
카운터
QR CODE qr code