서지주요정보
Block-wise concatenated BCH codes for NAND flash memory and decoding strategies = 낸드 플래시 메모리를 위한 블록 단위 연접 BCH 부호와 그 복호 방법
서명 / 저자 Block-wise concatenated BCH codes for NAND flash memory and decoding strategies = 낸드 플래시 메모리를 위한 블록 단위 연접 BCH 부호와 그 복호 방법 / Sung-Gun Cho.
저자명 Cho, Sung-Gun ; 조성근
발행사항 [대전 : 한국과학기술원, 2012].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8023334

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 12090

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

초록정보

NAND flash memory is a non-volatile memory with high density and low power consumption and utilized for portable storage devices such as USB flash drives, MP3 players, digital cameras, and etc. Moreover, the sophisticated advantages of NAND flash memory are embedded by constructing solid-state drive (SSD), a mass storage device consisting of a number of NAND flash memories. Since SSDs have relatively high cost per bit, competitive edge on cost is not sharpen enough against hard disk drives (HDDs). To overcome this weakness, large scaling and multi-level cell (MLC) technique are developed in an effort of decreasing the bit cost of SSDs. However, the changes reduce the noise margin and grow the impact of the various sources of error in NAND flash memory, which leads to rise in the raw bit-error rate (BER) of the devices. In this thesis, block-wise concatenated BCH codes are proposed as the stronger error-correction coding (ECC) scheme for NAND flash memory. Unlike product codes or bit-wise concatenated codes, block-wise concatenated BCH codes that are divided by ‘blocks’ that consist of multiple bits have the fewer, longer constituent codes, row codes and column codes, with the higher error-correction capability. For hard-decision decoding, we use an iterative hard-decision decoding algorithm for decoding block-wise concatenated BCH codes. Simulation and analysis on the threshold performance and error floor are provided in the thesis. In consideration of the features of the storage device, trading off the threshold performance against the error floor, they are designed on a low target error rate region and a high code rate. In the thesis, we also describe a decoder architecture that integrates a decoder of a row code with a decoder of a column code. This overlapped structure allows practical superiority of block-wise concatenated BCH codes over the conventional BCH codes with the same code rate or the same error-correction performance especially in hardware complexity and latency. Moreover, we propose a reliability-based decoding scheme limited to a block so that it can employ the side information with low complexity and enhance the error-correction performance. When the iterative hard-decision decoding algorithm is applied to decoding a block-wise concatenated BCH code, the error floor is dominated by decoding failure events with a few blocks with errors. Furthermore, the locations of the blocks left with errors can be recognized by the row codes and column codes with decoding failure. Thus, we can perform a reliability-based decoding scheme on decoding failure events caused by one block with errors after the iterative hard-decision decoding. For the low target error rate region, the proposed coding scheme is proved to have stronger error-correction performance with much lower complexity when compared to the conventional use of BCH codes.

낸드 플래시 메모리는 비휘발성 메모리로, 높은 집적도와 낮은 전력 소모를 특징으로 하여 USB 플래시 드라이브, MP3 플레이어, 디지털 카메라 등 휴대성이 필요한 저장 장치에 사용된다. 낸드 플래시 메모리로 구성된 SSD는 고체 회로 기반의 대용량 저장 장치로서, 높은 입출력 속도를 가져 HDD를 대체할 차세대 저장 장치로 각광받고 있다. 그러나 낸드 플래시 메모리는 비트 당 가격이 높아 SSD의 시장 경쟁력이 기존 하드 디스크 드라이브 (hard disk drive)에 비해 아직 부족하다. 이를 극복하기 위한 노력으로 공정 미세화와 멀티 레벨 셀 (multi-level cell)을 이루어졌다. 그러나 이는 잡음 여유를 줄이고 여러 오류 발생 빈도를 높여 초기 오류율이 증가하는 문제를 야기하게 되었다. 본 논문은 더 강력한 오류 정정 성능을 가지는 오류 정정 부호로 블록 단위 연접 BCH 부호를 제안한다. 기존 곱 부호나 연접 부호와는 달리, 여러 비트로 이루어진 ‘블록’ 단위로 나뉘어지는 블록 단위 연접 BCH 부호는 상대적으로 높은 오류 정정 능력을 가진, 더 적은 개수의 긴 구성 부호, 즉 열 부호와 행 부호를 가진다. 본 논문에서는 반복 경판정 복호를 통해 블록 단위 연접 BCH 부호를 복호하였을 때 문턱에서의 오류 정정 성능과 함께 오류 마루를 분석한다. 이를 통해 저장 장치의 특성을 고려하여 문턱 성능과 오류 마루를 적절히 조절하여 블록 단위 연접 BCH 부호를, 낮은 오류율 영역을 목표로 높은 부호율을 가지도록 설계하였다. 본 논문에서는 블록 단위 연접 BCH 부호에서 행 부호와 열 부호의 복호기를 통합하여 사용하는 방법을 제안한다. 이 경우, 같은 부호율 또는 같은 성능을 가지는 기존 BCH 부호와의 비교를 통해 복잡도와 지연 시간이 기존 BCH 부호보다 작아져 실용적인 면에서도 이점이 있음을 보여준다. 또한, 본 논문에서는 한 블록에 제한된 신뢰성 기반 복호를 통해 부가 정보를 저복잡도로 이용하여 오류 정정 성능을 향상시키는 기법을 제시한다. 블록 단위 연접 BCH 부호에 반복 경판정 복호를 사용하였을 때 오류 마루는 적은 수의 블록에 대한 복호 실패에 의해 발생한다. 또한, 구성 부호의 복호 실패를 통해 오류가 잔존하는 블록의 위치를 알 수 있다. 따라서 이를 이용해 메시지에 해당하는 한 블록에 오류가 남아 있는 경우에 대해 신뢰성 기반 복호를 수행한다. 이때의 신뢰성 정보는 낸드 플래시의 참조 전압을 바꿔 다시 읽는 방법을 사용하여 얻는다. 본 논문은 신뢰성 기반 복호를 사용하는 블록 단위 연접 BCH 부호에 대해 분석과 시뮬레이션을 통해 낮은 오류율 영역에서 블록 단위 BCH 부호가 기존 BCH 부호보다 비교적 낮은 복잡도로 월등한 성능을 가짐을 보인다.

서지기타정보

서지기타정보
청구기호 {MEE 12090
형태사항 iv, 31 p. : 삽도 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : 조성근
지도교수의 영문표기 : Jeong-Seok Ha
지도교수의 한글표기 : 하정석
공동교수의 영문표기 : Jae-Kyun Moon
공동교수의 한글표기 : 문재균
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 References : p. 27-28
주제 error-correction code (ECC)
NAND flash memory
solid-state drive (SSD)
concatenated code
오류 정정 부호 (ECC)
낸드 플래시 메모리
솔리드 스테이트 드라이브 (SSD)
연접 부호
QR CODE qr code