Recently, high bandwidth with low power is required to process high aggregate data rate of tera-scale unit in the near future. Parallel I/O interface is introduced for high data rates and power efficiency and signal integrity. To take further advantage of reduction of power, area, and the number of I/O pin counts, single-ended signaling is preferred to differential-ended signaling at the expense of noise interference. As a result, with the consideration of high I/O density in system, crosstalk becomes the primary issue in signal integrity.
Crosstalk is the coupling noise between adjacent channels due to proximity. Every transition of data induces voltage spike at receiver on an adjacent line. As a secondary effect, far-end crosstalk induced jitter, CIJ, is present on the adjacent line because the induced voltage spike occurs with data transition at the same time. The non-ideal effect of coupling between adjacent channels causes the system to have high bit error rate.
A lot of researches have been made to compensate crosstalk. Mode detector figures out the patterns of transitions between adjacent channels. With the delay control based on the result of mode detector, crosstalk is compensated at the expense of complexity and poor power efficiency. Slew rate control which does not adopt the mode detector can dynamically compensate crosstalk by controlling current strength, but it works with the combination of output driver, so it cannot be acceptable for the system where power efficiency is critical. The most recent research which introduces capacitive coupling for compensation takes advantage of passive devices for low power consumption. However, ISI effect is adversely presented due to large RC constant as I/O density becomes high, and channel length becomes long.
In this dissertation, the simple crosstalk compensation scheme at transmitter is introduced. With the adoption of high frequency characteristic of crosstalk channel, crosstalk mimicked pulse, XMP, is developed as high frequency compensating pulse by XMP generator. The XMP pulses from adjacent lines are added to the main pulse for superposition with the help of cascode CML stage. The technique also compensates CIJ for various channel length with delay control. The simple structure of crosstalk compensator exploits high power and area efficiency in multi-channel interface.
The proposed work and previous works are compared. Even though, the proposed scheme works in highly parallel I/O interface, power and area efficiency is the most advanced. Performance improvement is also achieved compared with the previous three channel parallel transmitter scheme. It is reasonable for the proposed crosstalk compensator to use in highly compact parallel I/O interface where power and area efficiency is crucial.
최근 인터페이스에서 처리하는 데이터 양이 크게 증가함에 따라 밴드위스가 크게 증가하고 있
는 추세로, 가까운 미래에 테라 바이트 단위의 총 데이터를 요구하고 있다. 이러한 요구 사항을
만족하기 위해서 채널당 데이터 속도를 매우 높이기 보다는 비용 이득 때문에 채널당 데이터
속도를 낮추는 대신 채널 갯수를 늘리는 병렬 인터페이스가 많이 사용되고 있다. 또한 성능과
파워 소모, 핀 갯수, 면적 등에서 장점을 극대화 하기 위해 차동 신호보다는 단일 신호를 사용
하여 효율을 높일 수 있다. 하지만 노이즈에 민감하다는 단점이 있다. 여기에서 패키지, 면적
등의 효율성을 위해 인터페이스 집적도를 크게 하므로 크로스토크가 신호 무결성을 결정짓는
중요한 요소가 된다.
크로스토크는 인접한 채널들 사이의 상호 인덕턴스와, 커패시턴스에 의한 커플링에 의해
서 발생하는 노이즈이다. 채널간의 비이상적인 상호작용을 통해 신호를 전송할 때마다 고주파
펄스를 유도함으로써 인접 라인에 전압 스파이크를만든다. 이는 메인 신호와 중첩되어 채널을
통과하는 전송 시간 차이를 가져옴에 따라 지터가 나타나 비트 오류율을 높이는 요인이 된다.
그 동안 크로스토크 보상을 위해 여러 가지 방법이 제안되었다. 모드 판별기를 사용하여
인접 채널간의 데이터 변화 관계를 파악함으로써, 지연 시간을 조절하는 방법이 있다. 또는
데이터의 변화 시간을 조절하여 보상하는 방법이있다. 하지만 이들 방식 모두 전력 효율성이
낮다는 단점이있다. 가장 최근에 제안된 커패시터 커플링을이용한 방법은 전력 소모를 줄인
장점이있지만, 프로세스, 전압, 온도에 따른 변화가 수동 소자인 저항과 커패시터 값을 변화시
킴으로써 변화에 민감하다는 단점과, 크로스토크 영향이 커질때, 커패시터와 저항값이 커짐에
따른 심볼 간간섭 등으로 인해 채널 밀도가 높은 환경에서는 사용하기 어려운 단점이있다.
본 논문에서는 위에 서술된 문제점을 해결하기 위해서송신단에서 간단한 방식의 보상 회
로를 제안하였다. 크로스토크가 채널을 통해 고주파펄스를 생성한다는 것에 착안하여, 고주파
펄스를 생성할 수 있는 저전력 구조의 펄스 발생기를 사용하였다. 그리고 메인 신호와 인접
라인의 펄스 발생기로 생성된 고주파펄스를 중첩하기 위해 캐스코트 구조를 제안하여 파형의
스윙폭 변화 없이 멀티 채널에서 크로스토크을 보상하는 방법을 제안하였다. 그리고, 다양한
채널 길이에 따라 유연한 보상을 하기 위해 지연 회로를 추가하였다.
본 논문에서는 기존 보상 회로와 제안된 보상 회로를 비교하였다. 제안된 보상 회로가 기존 보상 회로들에 비해 3 채널에서 크로스토크을 보상했음에도 불구하고, 전력, 면적 면에서
가장 뛰어난 결과를 얻을 수 있었다. 그리고 성능 또한 기존의 3 채널 환경에서의 보상 회로에
비해 많이 향상되었다. 따라서 제안된 보상 회로를 파워, 면적이 중요한 인터페이스 환경에서
큰 무리없이 사용할 수 있다.
