서지주요정보
Thermal-aware energy minimization of 3D-stacked L2 cache through DVFS = 동적 전압 / 주파수 조절을 통한 3차원 적층 캐쉬의 열을 고려한 에너지 최소화
서명 / 저자 Thermal-aware energy minimization of 3D-stacked L2 cache through DVFS = 동적 전압 / 주파수 조절을 통한 3차원 적층 캐쉬의 열을 고려한 에너지 최소화 / Woo-Jin Yun.
저자명 Yun, Woo-Jin ; 윤우진
발행사항 [대전 : 한국과학기술원, 2012].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8023315

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 12071

SMS전송

도서상태

이용가능

대출가능

반납예정일

초록정보

Three-dimensional (3D) memory stacking, which enables stacking memory on top of a microprocessor or chip-multiprocessor (CMP), is one of the most promising applications of 3D integration technology to meet memory bandwidth challenges. However, the high power density, i.e., power dissipation per unit volume due to the high integration incurs temperature-related problems such as reliability of 3D-stacked memory. In this paper, we described effects of temperature, supply voltage, and access rate on the reliability of cache. To aggressively reduce energy consumption, we proposed a fine-grain power management which employs DVFS for each zone that could be either a cache bank or a group of cache banks. Experimental results show that the proposed scheme achieved a reduction of energy consumption by up to 21.5% compared to conventional dynamic voltage and frequency scaling (DVFS) under a given error rate constraint.

3차원 집적 기술은 기존 2차원 칩의 성능 병목현상을 해결해주며 전력소모의 요인인 칩 내부의 인터코넥션 길이를 줄여주는 첨단 기술이다. 이러한 3차원 집적 기술의 발달로 인하여 여러 메모리 칩을 코어 위에 적층되는 구조가 가능해졌으며, 이를 통해 메모리 대역폭의 확장 및 접근 지연 시간 감소 등의 이점을 얻을 수 있게 되었다. SRAM을 캐쉬로 사용하는 기존의 2차원 칩에서는 SRAM의 넓은 면적과 용량이 늘어남에 따라 성능이 현격히 저하되는 특성 때문에 대용량 캐쉬 사용이 어려웠었다. 하지만 3차원 적층 기술로 대용량 DRAM이 적층 가능해 짐에 따라 이러한 문제들이 해결할 수 있게 되었다. 3차원 적층 DRAM은 캐쉬 용량을 현격히 확장할 수 있어 캐쉬 미쓰를 감소시키고 성능 향상 효과를 볼 수 있다. 그러나 3차원 적층 기술은 높은 전력 밀도로 인한 동작 온도 증가로 많은 누설 전력과 취약한 시스템 신뢰성 등 열과 관련된 문제들을 안고 있다. 특히, 캐패시터로 이루어진 DRAM의 경우, 누설 전류의 증가로 전하 유지 시간이 짧아져 데이터의 신뢰성이 취약해질 수 있으며, 이로 인해 리프레시 주기가 짧아지게 되어 전력소모의 증가로도 이어지게 된다. 이러한 관점에서 누설전력을 줄일 수 있는 동적 전압 및 주파수 할당 방법론은 매우 유용한 솔루션으로 주목 받고 있으며 이에 관련된 많은 연구가 진행 중이다. 캐쉬 메모리 접근 패턴은 전압과 주파수를 결정하는데 매우 중요한 변수이다. 캐쉬 접근이 적은 경우, 전압과 주파수를 낮추어 적은 성능 저하를 보이면서도 많은 전력를 감소 시킬 수 있다. 반대로 캐쉬 접근 많은 경우 시스템 성능이 크게 저하 될 수 있으므로 전압과 주파수를 낮추어서는 안 된다. 캐쉬의 전압과 주파수 도메인을 뱅크 단위로 나눈 다면, 뱅크 마다 다른 접근 패턴을 이용하여 보다 더 전력 소모를 줄일 수 있다. 특정 캐쉬 뱅크에 집중적으로 접근되는 동안은 나머지 뱅크의 접압과 주파수를 낮추어 보다 더 전력 소모를 감소 시킬 수 있다. 하지만 메모리의 전압을 조절할 경우 이로 인해 데이터의 신뢰성이 악화 될 수 있으므로 에러-율을 고려해야 한다. 본 연구에서는 3차원 적층 메모리의 구조적 특성으로부터 기인하는 열 문제를 고려하기 위해 신뢰성 모델을 제안하였다. 제안된 신뢰성 모델을 통해 각 캐쉬 뱅크의 온도와 메모리 접근 정도에 따라 최적의 전압과 주파수로 조절하여 시스템의 신뢰성 요구조건을 만족시키면서 에너지 소모를 최소화 하였다. 실험 결과 단순히 캐쉬 전체에 동적 전압 및 주파수 할당 방법론을 적용한 것 보다 에너지 소모를 최대 21.5% 감소 시켰다.

서지기타정보

서지기타정보
청구기호 {MEE 12071
형태사항 iv, 25 p. : 삽도 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : 윤우진
지도교수의 영문표기 : Chong-Min Kyung
지도교수의 한글표기 : 경종민
학위논문 학위논문(석사) - 한국과학기술원 : 전기 및 전자공학과,
서지주기 References : p.22-24
주제 3D IC
L2 cache
Dynamic Voltage Frequency Scaling
Energy minimization
3차원 집적회로
L2 캐쉬
동적 전압 및 주파수 할당
에너지 최소화
QR CODE qr code