The Reed-Solomon (RS) code that corrects t error-symbols has been widely used for error control in diverse systems such as digital broadcasting, optical communication and digital storage. To cope with reliabil-ity deterioration caused by data-rate enhancement and technology advances, such an application demands a high-performance RS decoder equipped with high error-correction capability.
A high-speed low-complexity Reed-Solomon decoder design is presented applying two novel algo-rithms. First, the syndrome calculation block is optimized by the common substructure elimination. The pro-posed method formulates all computations relevant to syndromes as a single matrix multiplication so as to reduce hardware complexity by sharing substructures and eliminating finite field adders.
Second, the key equation solver (KES) block is optimized by applying the smaller processing elements. Since the previous recursive degree computationless modified Euclid’s (rDCME) architecture does not employ the minimal PE, it wastes approximately one fourth clock cycles. To solve this problem two hPE, which is a half of the rDCME’s PE, are concatenated serially, and this leads to complete elimination of the wasted shift registers and the clock cycles.
Experimental results demonstrate that the developed RS (864, 820) decoder over GF(210), implement-ed in the 0.13 μm CMOS technology. The proposed 2-parallel RS decoder, whose operating frequency is 300 MHz, can achieve a throughput 6 Gbps. Compared to the related works the proposed architecture has the lowest area requirement by exploiting the well-balanced pipelined architecture.
t 오류 심볼 정정이 가능한 리드 솔로몬 부호는 오류 정정을 목적으로 고차원의 최신 기술을 필요로 하는 인공 위성 통신에서부터 실생활에 빈번이 사용되는 CD나 DVD 같은 디지털 저장매체에까지 다양한 시스템에 적용된다. 높은 데이터 전송률과 디지털 저장매체내의 과도한 데이터 집적으로 인하여 높은 오류 정정 능력을 가지는 고 성능의 리드 솔로몬 복호기의 필요성이 끊임없이 요구되고 있다.
이와 같은 요구에 대한 해결책으로 본 학위 논문에서는 두 가지 새로운 알고리즘을 바탕으로 고 성능 저면적의 리드 솔로몬 복호기 구조를 제안한다. 첫째, 모든 신드롬 연산에 관련된 계산을 하나의 행렬 곱으로 표현하여 공통된 하위 블록들을 제거 함으로써 신드롬 연산 블록의 하드웨어 복잡도를 낮춘다. 두 번 이상 나타나는 공통 하위 블록들을 한번만 연산한 후, 그 결과값을 반복해서 나오는 하위 블록들을 대신해 사용함으로써, 공통된 하위 블록들을 제거하는 것이다.
제안된 KES 구조는 전체 시스템 효율을 높이기 위해 전체 파이프 라인 구조의 균형을 고려하여 설계되었다. 또한, 기존에 제안된 rDCME구조의 Processing Element (PE)의 절반에 해당하는 PE를 제안함으로써, 낭비되고 있던 처리 시간과 하드웨어를 감소시켰다.
제안된 복호기의 구조의 효율성을 입증하기 위해 갈로아 필드(210)의 리드 솔로몬 (860, 820) 복호기가 0.13 CMOS 공정에서 구현되었다. 실제 MLC SSD칩을 고려하여 제안된 병렬화 계수 2를 가지는 리드 솔로몬 복호기는 300 MHz에서 동작하며 전체 처리량은 6Gbps로서, SATA III의 최대 요구량을 만족한다. 이전의 제안된 구조와 비교하였을 때 제안된 복호기 구조는 전체 파이프 라인 구조의 균형을 고려하여 최소한의 면적을 가지는 동시에 높은 시스템 효율을 가진다.
