This thesis contains fully integrated Humidity Sensor Read-out IC with novel band-gap reference us-ing simple pre-regulation and curvature compensation circuits.
First, CMOS based Humidity sensor read-out circuit is proposed for electrical detection of humidity. CMOS humidity sensor uses MOSFET as a sensor instead of polymer capacitor. As it senses humidity only with MOSFET, it doesn’t need any added fabrication process in comparison with conventional humidity sen-sors using polymer. Readout circuit for proposed humidity sensor amplifies sensor signal for faster response and reduce 1/f noise with chopper stabilization technique. The reason of reducing 1/f noise is because its input signal has low frequency. The chip was fabricated in 0.18um CMOS technology. The proposed Humidity Sensor Read-out IC shows 16.8uV @100mHz output noise and 30uV Output DC Offset Using Fully Differential Amplifier Structure.
Second, High Power Supply Rejection Ratio(PSRR), Low Temperature Coefficient(TC) band-gap ref-erence for humidity sensor is proposed. Pre-Regulation circuit is implemented to increase PSRR. Curvature compensation by changing PTAT resistance is proposed. Whole area occupies 200umX400um in 180nm CMOS process, 1.5ppm Temperature Coefficient and -108dB PSRR.
이 논문은 fully integrated Humidity Sensor Read-out IC와 간단한 Pre-Regulation과 Curvature 보상 회로를 가진 BGR을 포함한다.
첫 번째로, 전기적으로 습도를 측정해내기 위한 CMOS 기반의 습도센서 ROIC에 관한 내용을 담고 있다. CMOS 습도 센서는 폴리머를 이용한 정전용량 방식과 달리 MOSFET을 습도 센서로서 사용한다. 이 방식은 기존의 폴리머를 이용한 일반적인 센서와 다르게 추가 공정이 필요하지 않다. 습도센서를 위한 Readout 회로는 입력 신호를 증폭시켜 최대한 빠른 응답을 갖게하고 chopper stabilization technique을 이용하여 1/f noise와 DC Offset을 줄여준다. 1/f noise와 DC Offset을 줄여주는 이유는 입력 신호가 굉장히 낮은 주파수를 가지고 느리게 동작하며 정확한 습도 센싱을 위한 펄스를 만들어주기 위함이다. 0.18um CMOS 공정을 통하여 칩이 제작되었고, 제안된 습도센서 ROIC는 16.8uV @100mHz의 Output Squared Noise 특성, 그리고 300nV의 Input DC Offset 그리고 30uV의 Output DC Offset의 특성을 지닌다.
두 번째로, 높은 Power Supply Rejection Ratio(PSRR)과 낮은 Temperature Coeffi-cient(TC)를 가지는 습도센서를 위한 Band-gap Reference가 제안되었다. 간단한 Pre-Regulation회로는 어떤 구조의 BGR에도 덧붙여 PSRR을 증가시킬 수 있는 구조로 구성되었다. PTAT 저항 값을 바꾸는 방식의 Curvature Compensation이 제안되었다. 전체 면적은 200um X 400um 로 180nm CMOS Process로 구현되었고, 1.5ppm의 Temperature Coefficient와 -108dB의 PSRR 특성을 가진다.
