A floorplanning has a potential to reduce chip temperature due to the conductive nature of heat. There are many approaches to reduce chip temperature through thermal-aware optimization. When floorplan optimization, which is usually based on simulated annealing, is employed to reduce temperature, its evaluation should be done extremely fast with high accuracy. In order to achieve fast temperature evaluation, compact thermal models have been proposed including RC network and heat diffusion measure. These models, however, still suffer from either large runtime or low accuracy.
In this thesis, we propose a new thermal model, named thermal signature. It approximates the temperature calculation, which is done by taking the product of Green`s function and power density integrated over space. The correlation coefficient between thermal signature and maximum chip temperature is shown to be quite high, larger than 0.8 in many examples. A floorplanner that uses thermal signature is constructed and assessed using real design examples in 32-nm technology. It produces a floorplan whose maximum temperature is 11.8$^{\circ}$C smaller than that of standard floorplan, on average, in reasonable amount of runtime.
In typical thermal analysis, including thermal signature, power density is a key parameter, and is usually given as a constant value, which corresponds to the average over the region a block occupies and over the time period it operates. However, this can cause a large error during temperature evaluation and such inaccuracies are addressed. Experimental results show that inaccuracies are worsened when power density varies a lot within the area of interest or operation time.
본 논문에서는 기존의 열 분석 방법들이 가지고 있는 한계를 극복하기 위해 새로운 온도 지표인 thermal signature를 제안하였다. 칩 내부 동작온도의 증가에 따른 문제점들이 야기됨과 동시에 이를 해결하기 위해 열을 고려한 칩 설계방법들이 연구되었다. 특히, 플로어플래닝을 통해 높은 발열이 예상되는 블럭들을 멀리 위치시킴으로써 이를 해결하는 방법들이 제시되었으며, 이는 일반적으로 시뮬레이티드 어닐링을 이용하여 반복적으로 생성되는 플로어플랜을 비교하여 최적의 플로어플랜을 선택하게 된다. 수많은 플로어플랜의 비용(면적, 배선길이, 온도)을 매번 예측하기 때문에 온도를 계산하는 데 필요한 시간이 매우 중요하다. 기존의 열 분석 방법들이 매우 부정확하거나 수백 ms가 필요한 반면에, 제안된 온도 지표는 수백 $\mu$s 내로 온도를 정확하게 예측할 수 있기 때문에 플로어플래닝과 같은 설계단계에서의 사용이 적합하겠다. Thermal signature를 면적, 배선길이만을 목표함수로 갖는 기존의 플로어플래너에 추가하여 열을 고려한 플로어플래너를 구현하였으며, 그 결과 최대온도를 평균적으로 11.8$^{\circ}$C 줄일 수 있었다. 칩의 온도를 결정하는데 있어서 전력밀도가 중요한 역할을 차지하며, 제안된 온도 지표를 포함하여 대부분의 열 분석 방법들은 평균 전력밀도를 사용한다. 실험을 통해 평균 전력밀도를 사용함으로 나타나는 부정확성을 확인하였으며, 온도 분석시 이를 인식해야한다.
