In this thesis, a photo-induced memory with hybridization of photoactive organic and inorganic silicon material is presented to implement low-voltage Flash memory operation. Conventional Flash memory faces serious technical challenges in reducing high program/erase voltage, and the increasing discrepancy between low supply voltage and high Flash operation voltage makes problems worsen. They arise from the inherent trade-off relationship between program/erase speed and retention time, related to the thickness of tunnel oxide. Moreover, it is forecasted that the reduction of operation voltage is hardly achieved in spite of aggressive dimensional scaling of cell size. To resolve this intrinsic bottleneck, the photo-induced hybrid memory is implemented by embedding fullerene-derivative, [6,6]-phenyl-C61-butyric acid methyl ester (PCBM), into the conventional silicon-channel field-effect-transistor (FET) with nanogap.
In the first part, the photo-induced memory is implemented on a planar FET. The nanogap geometry allows organic-inorganic hybrid integration for low-voltage operation without thermal instability of organic materials, because organic-related process is progressed after all of the high-temperature process. Moreover, formation of a nanogap filled with PCBM requires only three extra process steps: wet etching to carve the nanogaps, thermal re-oxidation, and introduction of PCBM into the nanogaps by dipping or drop casting. Also it should be noted that the nanogap structure exhibits high mobility property, which could not be acquired in the conventional organic-based FET, and it results from the organic-embedded nanogap configuration based on high-mobility inorganic, namely, single crystalline silicon template.
As a result of the injection the photons in PCBM, the optical response of the proposed device appears as a change in its threshold voltage (VT). The negative gate pulse and an optical pulse of white light are applied together, referred to as photo-electrical-program, huge VT shift is observed and the amount of the shift is enhanced with increased negative gate voltage. The memory phenomenon is originated from the confinement of photo-generated electrons and holes, and this spatially-imbalanced charge distribution contributes to threshold voltage change. In addition, photo-electrical-erase with simultaneous application of positive gate pulse and optical pulse, which makes VT recover to initial value, is verified and the resultant program/erase voltage is drastically reduced compared to conventional Flash memory. In view of bias polarity and performances, the proposed program/erase mechanism is totally different from the mechanism relying on the electrical-program/erase only and it is verified by commercialized numerical simulator. Also, to improve the performance of the proposed photo-induced memory, the design parameters, such as optical, material and structure parameters, are engineered through the modification of intensity/wavelength, embedded material in nanogap and gap height, respectively.
In the second part, the photo-induced memory is implemented on a n-type and p-type 3-dimensinal (3-D) nanowire (NW) FET composed of separated double-gate (DG) and completely opened nanogap. The structure characterized by the incorporation of lateral nanogaps in the previous planar structured device has a key disadvantage owing to the position of the poly-Si electrode located on top of the photon-absorbing material, which serves as a source of memory operation, hindering absorption of incident light. Moreover, a small fraction of the photon-absorbing material partially occupying a channel may sacrifice the efficiency of the memory characteristics.
The newly developed NW photo-induced memory shows photo-induced memory operation by photo-electrical-program/-erase. Due to the enhanced efficiency of memory operation, critical program/erase voltages which memory operation starts are lowered compared to the planar photo-induced memory. Furthermore, the photo-induced memory with p-type channel exhibits the same behavior as that with n-type channel, and thus it ensures the previous photo-induced behaviors with n-type channel including the proposed mechanism of memory operation.
Because the NW photo-induced memory have DG structure, the photo-induced charges by photo-electrical-program can be read by electrically-tied DG mode and single-gate (SG) mode, composed of two gates; drive gate and supporting gate. In case of SG read, it shows the improved program efficiency, namely, more lowered program voltage compared to DG read. It is originated from the role of optical gating by photo-induced charges near supporting gate.
The proposed memory configuration and new program/erase scheme will pave the way for the development of low-voltage operating memory, and also provide insight in optoelectronic applications including photo-detector with more degree of freedom in terms of overall device design.
본 논문에서는 저전압에서 동작하는 플래시 메모리를 구현하기 위하여, 광활성 유기물질과 무기물 실리콘이 이종융합된 광유기 메모리를 제시하고자 한다. 기존의 플래시 메모리는 쓰기/지우기 전압을 낮추는 데 있어서 심각한 기술적인 문제에 직면하고 있고, 더욱이 빠른 속도로 낮아지고 있는 전원전압과 플래시 메모리에 쓰이는 높은 전압 간의 차이는 더욱 커지고 있는 실정이다. 이것들은 터널절연막의 두께와 관련되어 쓰기/지우기 속도와 전하유지 시간 사이에 존재하는 고유의 trade-off 관계 때문이다. 게다가 단위 셀의 크기는 그 기술적인 어려움에도 지속적으로 작아질 것임에도 불구하고, 플래시 메모의 동작 전압의 감소는 어려울 것이라고 전망되고 있다. 이러한 근본적인 문제를 타개하기 위해, 플러렌 유도체인 [6,6]-phenyl-C61-butyric acid methyl ester (PCBM) 물질을 기존의 실리콘 채널 기반의 전계효과트랜지스터 (FET)의 나노갭에 삽입한 광유기 메모리를 구현한다.
첫번째 파트에서는, 평면형 FET에서 구현된 광유기 메모리 소자에 대해 다룬다. 저전압 메모리 소자의 제작을 위해 사용된 나노갭 구조는 모든 고온 공정 후에 유기물 공정이 진행되기 때문에 유기물이 가지고 있는 열적인 불안정성에 상관없이 유기물-무기물 간에 이종융합을 가능하게 한다. 또한 기존의 실리콘 기반 metal-oxide-silicon FET (MOSFET) 에 3개의 공정 - 나노갭을 형성하기 위한 습식식각, 나노갭 내 선택적인 절연막 형성, 딥 코팅을 통한 나노갭 내 유기물 PCBM 삽입 - 만 추가되면 제작이 가능하다라는 장점을 가진다. 또한 제작된 소자는 유기물 기반의 FET에서 얻을 수 없는 높은 이동도를 가지는 FET 특성을 얻을 수 있고, 이러한 전기적인 특성은 나노갭 구조의 장점으로서 높은 이동도를 가지는 단결정 실리콘이 유기물질이 삽입되는 주형으로서 쓰이기 때문이다.
PCBM 물질 내에 주입된 광자는, 제안된 소자에서 문턱전압 변화로서 광학적인 반응이 나타나게 된다. 광-전기-쓰기 동작으로 명명된 동시에 가해지는 음의 게이트 펄스와 백색광으로 이루어진 광 펄스에 의해 큰 문턱전압 변화가 일어나게 되고, 음의 게이트 전압이 커짐에 따라서 이러한 문턱전압 변화의 양은 더욱 커지게 된다. 이러한 메모리 현상은 광에 의해 형성된 후 전계에 의하여 분리된 각각의 자유 전자들과 자유 정공들이 계면에 모이게 되고, 이렇게 공간적으로 불균형된 전하 분포는 각각의 전하에 의해 채널에서 느끼는 포텐셜 차이에 의해 문턱전압의 변화에 기여하게 되는 것이다. 또한, 동시에 가해지는 양의 게이트 펄스와 광 펄스에 의해서 초기의 문턱전압으로 회복되는 결과를 통해 광-전기-쓰기와 대비되는 광-전기-지우기 동작이 가능함을 알 수 있고, 광 펄스의 도움으로 인해서 문턱전압 변화를 일으키는 쓰기/지우기 동작 전압이 기존의 플래시 메모리에 비해 현격히 낮아짐을 알 수가 있다. 게이트 바이어스의 극성 및 이에 따른 성능을 고려해 볼 때, 제안된 광-전기-쓰기/-지우기 동작은 기존의 전기적인 쓰기/지우기 동작 원리와는 전혀 다른 동작 원리로서 동작하며, 이것을 상업화된 수치 시뮬레이션을 통해 증명한다. 또한 광유기 메모리의 성능을 향상시키기 위해, 광 -빛의 세기/파장-, 물질 -나노갭 내 삽입되는 물질-, 구조 -나노갭 높이- 와 같은 디자인 변수의 변화를 통해 엔지니어링을 수행한다.
두번째 파트에서는, 물리적으로 분리된 이중게이트와 채널 전체가 열린 나노갭으로 구성되어 n형과 p형 각각의 채널을 가지는 3차원 나노와이어 FET 상에 형성된 광유기 메모리를 다룬다. 기존에 제시되었던 수평형 나노갭을 가지는 평면형 광유기 메모리의 경우 메모리 동작에 쓰이는 광자를 흡수하는 물질, 즉 PCBM의 상부에 폴리실리콘 전극이 위치하고 있어 입사하는 빛의 흡수를 방해한다는 큰 단점을 가진다. 또한 광자를 흡수하는 물질이 채널의 일부 면적만 차지하고 있기 때문에 메모리 동작의 효율성을 떨어뜨릴 수 있다.
새롭게 제안된 나노와이어 광유기 메모리는 기존에 제시된 광-전기-쓰기/-지우기 동작에 의해광유기 메모리 동작을 보인다. 특히 광유기 메모리 효과가 보이기 시작하는 임계 쓰기/지우기 전압이 기존의 평면형 광유기 메모리에 비해 낮아지는 것을 알 수 있다. 또한, p형 채널을 가지는 광유기 메모리 역시 n형 채널을 가지는 광유기 메모리와 동일한 광유기 메모리 효과를 보이는 것을 확인하였고, 이것은 제안된 메모리 소자의 동작 원리를 포함한 기존 광유기 메모리의 특성을 증명한다.
나노와이어 광유기 메모리의 경우 이중게이트 구조를 가졌기 때문에, 광-전기-쓰기에 의해 유기된 전하들은 전기적으로 묶여있는 이중게이트 모드와 drive gate 와 supporting gate 로 이루어진 단일게이트 모드 각각으로 그 데이터 상태를 읽을 수 있다. 단일게이트 모드로 동일한 데이터를 읽었을 경우, 이중게이트 모드에 비해서 향상된 프로그램 효율 또는 더 낮은 동작 전압을 얻을 수 있고, 이는 supporting gate 쪽에 형성된 광유기 전하들이 광에 의한 게이트 역할을 하기 때문이다.
제안된 메모리 구조와 이에 따른 새로운 쓰기/지우기 방법은 저전압 동작 메모리의 개발에 기여할 것으로 생각되며, 광 검출기를 포함하는 광전자 분야에 전반적인 소자 디자인 관점에서 기존에 그 활용을 제약했던 요소들을 극복하게 함으로 인하여 또다른 도약을 가능하게 할 것으로 기대된다.
