As a physical feature size of the transistors is scaled down, the power crisis has been issued critically due to non-scalability of the thermal voltage kT/q. While various transistors with novel struc-tures such as a Suspended-Gate Field Effect Transistor have been proposed, difficulties have not solved to be viable in the Integrated-Circuit(IC) industry. The Fin Flip-flop Actuated Channel Transis-tor(FinFACT), first reported in 2009 December, showed the possibility as a contender for non-volatile memory and logic gates with the CMOS-compatible fabrication process. The dependence of the Fin-FACT on physical parameters is not yet explained yet. This thesis begins with a general overview of the physics and operations of FinFACTs. To facilitate low-voltage FinFACT design, the feedback ca-pacitor circuit is solved simultaneously with the force balance equation to develop pull-in voltage and pull-out voltage model. The compact modeling is simplified using the depletion approximation for a subthreshold region. The validity of the model is confirmed via the comparison with the measured data and 2D simulation. With the newly developed model, the dependency of operation voltages on design parameters is comprehensively studied. Hence, the proposed model can provide a guideline for the optimization of the process and device parameters in the FinFACT for memory and logic application. Finally, this thesis proposes the use of FinFACTs for low power XOR logic gates.
반도체 소자의 발전은 주로 소자의 물리적인 크기를 줄임에 따른 집적 기술의 향상에 근거해 왔다. 그러나, 소자의 크기가 수십 나노미터에 이르면서 열전압을 줄일 수 없음으로 인한 전력 문제가 심각하게 제기되고 있다. 이 문제를 해결하기 위해 서스펜디드 게이트 필드 이펙트 트랜지스터와 같은 다양한 구조의 트랜지스터가 제안되어 왔지만, 직접회로 산업에서 사용되기 위한 문제점들은 아직 해결되지 못하고 있다. 2009년 12월에 처음 발표된, 핀 플립플롭 채널 트랜지스터는 CMOS 공정으로 제작할 수 있고, 비휘발성 메모리와 논리 게이트로써의 가능성을 가진다는 것을 보여주었다. 그렇지만 핀 플립플롭 채널 트랜지스터의 물리적 변수들과 동작간의 관계는 아직 연구되지 않았다. 본 학위논문은 핀 플립플롭 채널 트랜지스터의 일반적인 동작방식을 살펴보는 것으로 시작된다. 핀 플립플롭 채널 트랜지스터의 저전압 동작을 위해 피드백 커패시터 회로 모델과 힘 평형 방정식을 이용하여 풀인 전압과 풀아웃 전압을 유도하였다. 섭스레숄드 영역에서의 동작에 대해 공핍 근사를 적용하면, 모델은 간단하게 표현될 수 있다. 모델은 2차원 시뮬레이션과의 비교를 통해 검증되었다. 새롭게 개발된 모델을 이용하여 동작 전압과 디자인 변수들간의 관계를 연구하였다. 이를 통해 제안된 모델은 핀 플립플롭 채널 트랜지스터를 메모리와 논리 게이트로 사용하기 위한 최적화에 쓰일 수 있다. 끝으로, 핀 플립플롭 채널 트랜지스터의 저전력 XOR 논리 회로써의 쓰임을 제안하였다.
