Silicon nanowire metal oxide semiconductor field effect transistors (MOSFETs) are one of the promising candidates for the next-generation nanoscale transistors and are drawing increasing attention recently. Surprisingly, low field carrier mobility is still one of the most important parameter that determines the characteristics of such nanoscale devices. To calculate the mobility in nanowires, the quantum confinement effect that gives rise to the subbands in the channel should be addressed, and the semi-classical approach should be accordingly modified to accommodate the charge transport along the one-dimensional subbands.
The main objective of this work is to investigate the behavior of the carrier mobility in silicon nanowire MOSFETs to assess device performance. Furthermore, it will make a strong basis for further research on many relevant aspects related to the operation of the nanoscale devices. To this purpose, we have developed an in-house simulator that features self-consistent solution of Schr??dinger-Poisson equations and the Boltzmann transport in one-dimensional subbands. The description of the subband structure and electrostatics in the silicon nanowires has been obtained by solving the 2D Schr??dinger and Poisson’s equations self-consistently. The thus-obtained subband wave functions, eigen energies and confining potential are used to calculate the scattering rates in 1D transport channel. A system of coupled 1D BTE equations to describe the transport in the subbands has been solved by the Multi-subband Monte Carlo method. All relevant scattering mechanisms including acoustic, non-polar optical phonon and surface roughness scatterings are taken into account.
The degradation of low field electron mobility with the decrease of the cross-section and with the increase of the inversion charge density has been extensively investigated by using our in-house simulator. The simulation results can be used to explain the trend for electron mobility in silicon nanowires observed from the experimental research. The role of phonon and surface roughness scatterings, together and separately, on electron mobility has been thoroughly analyzed for various cross-sections. At small cross-sections, surface roughness scattering is a dominant scattering mechanism irrespective of inversion charge density whereas at big cross-sections it plays a major role only at high inversion density. Phonon scattering is only important scattering mechanism at low inversion charge and at big cross-section. Particularly, the phonon-limited low field mobility is degraded with the decrease of wire cross-section mostly due to the increase of phonon form factor.
For the p-type nanowire devices, due to the strong coupling of heavy and light holes under confinement, the parabolic effective mass (PEM) model is invalid, thus the k??p method needs to be used to exactly calculate the hole mobility. However the Multi-subband Monte Carlo transport for holes is quite complicated. As a simple approximation, the hole scattering rates can be calculated by using k??p method in which the wave functions are obtained only at k=0.
The results obtained from our in-house simulator give us the essential information on the carrier transport characteristics and create a perspective for further research on the nanoscale devices.
실리콘 나노와이어 금속 산화막 반도체 전계효과 트랜지스터(MOSFETs)은 차세대 나노스케일 트랜지스터의 유력한 후보 중 하나로 최근에 주목을 받고 있다. 놀랍게도, 아직 이러한 나노스케일 소자의 특성을 결정하는 가장 중요한 변수 중 하나가 저전계 캐리어 이동도이다. 나노와이어에서의 이동도를 계산하기 위해 채널에서의 서브밴드를 만들어내는 양자 제한 효과가 고려되어야 하고, 준 고전적인 접근이 적절하게 수정되어야 1차원 서브밴드를 따라 이동하는 전하를 설명할 수 있다. 이 연구의 주된 목표는 나노와이어 MOSFET에서의 캐리어 이동도 특성을 조사하고 이를 통해 소자 성능을 평가하는 것이다. 뿐만 아니라 나노스케일 소자의 동작과 관련된 많은 측면에서의 추후 연구에 탄탄한 기초가 될 것이다. 이러한 취지로 우리는 슈뢰딩거-푸아송 방정식과 1차원 서브밴드에서의 볼츠만 수송의 self-consistent한 해를 찾는 in-house 시뮬레이터를 개발하였다. 실리콘 나노와이어의 서브밴드 구조와 electrostatics는 2차원 슈뢰딩거 방정식과 푸아송 방정식을 self-consistent하게 풀어서 얻었다. 이렇게 해서 얻은 서브밴드 파동 함수, 고유 에너지와 confine 포텐셜은 1차원 이동 채널에서의 산란 비율(scattering rates)를 계산하는데 이용되었다. 서브밴드에서의 이동을 기술하는 1차원 BTE 방정식은 다중 서브밴드 몬테카를로 방법을 이용하여 계산 하였다. 또한 acoustic, non-polar optical 포논(phonon) 산란과 SRS(surface roughness scatterings)를 포함하는 모든 관련된 산란 메카니즘이 고려되었다. 단면적 감소와 반전 전하 농도의 증가에 따른 저 전계 전자 이동도 감소는 in-house 시뮬레이터를 이용하여 광범위하게 조사되었다. 이 시뮬레이션 결과를 이용하여 실험적으로 연구된 실리콘 나노와이어에서 관찰되는 전자 이동도 경향을 설명할 수 있다. 산란된 전자의 이동도에 대한 역할은 다양한 단면적에 대하여 철저하게 분석되었다. SRS 산란은 작은 단면적에 대해서는 반전 전하 농도에 관련 없이 주된 산란 메카니즘인 반면에 큰 단면적에 대해서는 높은 반전 농도일 때만 주된 기능을 한다. 포논 산란은 낮은 반전 전하와 큰 단면적일 때에만 중요한 산란 메카니즘이다. 특히 포논에 의해 좌우되는 저 전계의 이동도는 나노와이어의 단면이 작아질수록 나빠지는데 이는 포논의 form factor의 증가 때문이다. p-type 나노와이어 소자는 heavy hole과 light hole이 상호작용을 하고 있기 때문에 간단한 유효질량에 의한 parabolic effective mass모델을 사용할 수 없다. 그러므로 k.p 방법에 의한 hole의 이동도 계산이 필요하다. 그러나 hole에 대한 다중 서브밴드 몬테카를로 수송은 상당히 복잡하다. 간단한 근사를 위해 정공 산란 비율은 k??p 방법을 통해 계산을 할 수 있는데, 이 때 파동 함수는 k = 0일 때만 얻어진다. in-house 시뮬레이터로부터 얻은 결과는 캐리어의 이동 특성에 대한 본질적인 정보를 제공하고 이후 나노스케일 소자에 대한 연구에 대한 전망을 보여준다.
