Recently, transparent oxide semiconductors (TOSs) have attracted a great deal of attention as the ac-tive layer in transparent thin film transistors (TTFTs). Amorphous silicon based TFTs, the most dominant backplane devices in displays, have been well optimized concerning uniformity and fabrication process, how-ever, they exhibit low molibities less than 1 cm2/ Vs. TOSs are very attractive in displays compared to amor-phous silicon due to their high mobility sufficient to drive active matrix OLED (AMOLED), good environ-mental stability, low cost, and high transparency for backplanes with large aperture ratio.
Among TOSs, amorphous oxides based on heavy metal oxides with (n-1)d10 ns0 (n≥4) electronic con-figuration are promising candidates for high performance TTFT channel materials. Zinc based amorphous oxides such as indium gallium zinc oxide (IGZO), zinc tin oxide (ZTO), and indium zinc oxide (IZO) have been reported for TFT channel layer. In particular, ZTO thin films have been used for TFTs with good transis-tor characteristics and low cost.
Most oxides have been prepared by vacuum processes such as rf magnetron sputtering and pulse laser deposition, which require expensive equipments and result in high fabrication costs. Solution process is alternative thin film deposition method which is a simple and low-cost pathway and enables large area coating and high throughput. Moreover, direct patterning is available through ink-jet printing, imprinting, and screen printing without complex photolithography process. Recently, IGZO, ZTO, IZO based TFTs have been fabricated by solution process. However, most solution-processed TFTs had low mobility, high off current and low on-off current ratio compared to the typical vacuum-processed TFTs
In this study, a simple and low-cost solution process using zinc and tin precursors in solvent was used to fabricate the highly transparent and amorphous ZTO thin films and the performances of TFTs using ZTO active channel layer were measured. To optimize the performances of TFTs, annealing temperature, composition and thickness were controlled. With optimized conditions (annealing temperature of 500 oC, Zn : Sn = 1 : 1, and thickness of 20 nm), fabricated ZTO TFTs showed mobility of 14.11 cm2/Vs, a threshold voltage of 1.71 V, an on-off current ratio higher than 10^8, and a subthreshold slope of 0.4 V/dec, which are competitive performances compared to vacuum-processed ZTO TFTs. The gate bias stress stability of the ZTO TFT was investigated. Under the positive gate bias stress, threshold voltage was shifted to positive direction due to charge trapping in the semiconductor/dielectric interface and/or oxygen adsorption on the back surface of the ZTO film. The bias illumination stability was also investigated. Under the bias illumination stress, photo-generated charge trapping and photo-desorption of oxygen on the back surface induced smaller positive threshold voltage shift for positive bias illumination condition and larger negative threshold voltage shift for negative bias illumination condition.
In order to exclude environmental effects, the ZTO TFTs were passivated using a non-hydrolytic sol-gel synthesized hybrid material (hybrimer), which has an excellent gas barrier property compared with typical organic polymers. Methacrylate or epoxy hybrimer passivation layer reduced the hysteresis and enhanced the bias stability due to the effective protection of back surface from external atmosphere. Additionally, hybrimer passivation layers enhanced the environmental stability due to their good gas barrier property.
We also investigated the effect of Al or Ga doping on the performance and the stability of the ZTO TFTs. The performance of the aluminum or gallium doped zinc tin oxide (AZTO, GZTO) TFTs was controlled by the concentration of Al or Ga ions, which suppress the formation of oxygen vacancies. The optimized GZTO TFT with methacrylate hybrimer passivation exhibited good performance and enhanced stability under negative bias illumination stress condition due to effective suppression of oxygen vacancies by Ga cations.
To reduce the fabrication temperature, post vacuum-wet air annealing, photo-annealing, and O2 plas-ma treatment were investigated. These processes enabled low temperature annealing (300 ℃~250 ℃) due to their effective removal of the impurities and the promotion of the condensation reaction.
These results suggest that the solution-processed ZTO TFT is a promising candidate for backplane de-vices of display applications.
최근, 투명 산화물 반도체가 투명 박막 트랜지스터의 활성층에 이용될 물질로 크게 주목을 받고 있다. 현재 디스플레이 분야에서 가장 널리 사용되는 백플레인 소자인 비정질 실리콘 기반의 박막 트랜지스터는 균일성과 공정 비용 측면에서 최적화가 되어 있지만, 1 cm2/ Vs 이하의 낮은 모빌리티를 보인다. 투명 산화물 반도체는 AMOLED 를 구동시킬 수 있는 높은 모빌리티와 우수한 환경 안정성, 저가격, 높은 개구율을 가능하게 하는 투명도를 갖으므로 비정질 실리콘을 대체할 반도체 물질로 주목을 받고 있다.
여러 투명 산화물 반도체 중, (n-1)d10 ns0 (n≥4) 전자 배치를 갖는 금속 이온 기반의 비정질 산화물이 고성능 박막 트랜지스터의 채널의 후보 물질로 주목을 받고 있다. 산화 인듐 갈륨 아연 (IGZO), 산화 아연 주석 (ZTO), 산화 인듐 아연 (IZO) 와 같은 아연 기반의 비정질 산화물을 이용해 제작된 박막 트랜지스터에 대한 연구가 많이 보고되었다. 이러한 다성분계 산화물 반도체는 비정질 상태에서도 좋은 전기적인 특성을 보이므로 넓은 면적에서 균일한 박막을 제조하고 grain boundary 에서 발생하는 문제들을 해결할 수 있을 것으로 기대되고 있다. 하지만 인듐 은 대표적인 희귀금속일 뿐만 아니라 가격도 매우 높아서 최근 인듐 이 포함되지 않은 산화물 반도체 재료들이 주목을 받고 있다. 특히, 인듐이 포함되지 않은 ZTO 의 경우는 우수한 트랜지스터 특성과 저가격을 동시에 만족하는 물질로 주목을 받고 있다.
산화물 박막을 형성하는 방법은 크게 진공 장비에 의한 증착 방법과 용액 공정을 이용한 방법으로 나눌 수 있다. 진공 장비는 atomic layer deposition (ALD), plasma enhanced chemical vapor Deposition (PECVD), pulsed laser deposition (PLD), rf sputtering 등이 있으며 형성된 박막은 전기적인 특성이 좋고 낮은 온도에서 제작이 가능하다는 장점이 있다. 하지만 제작하는 장비의 가격이 비싸고 수율이 좋지 않은 단점이 있다. 용액 공정을 이용한 박막 형성 방법은 spin coating, dip coating, ink-jet printing 등이 있다. 이러한 방법을 이용하면 진공 증착 방식에 의해 전기적인 특성은 떨어지지만 경제적으로 쉽게 제작할 수 있고 roll-to-roll 공정이나 ink-jet printing 같은 방법을 이용하면 printing process가 가능하므로 대량 생산에 유리한 장점이 있다. 최근, 용액 공정을 이용한 IGZO, ZTO, IZO 기반의 박막 트랜지스터의 제작이 보고 되었다. 하지만 대부분의 용액 공정 기반 박막 트랜지스터는 진공 공정을 이용한 경우보다 낮은 모빌리티와 낮은 on-off 전류비를 보여준다.
본 연구에서는 용매에 녹인 아연과 주석 전구체를 이용한 용액 공정을 통해 투명하며 비정질 상태인 ZTO 박막을 형성하였고, 이를 채널층으로 적용하여 bottom gate, top contact 방식의 ZTO 박막 트랜지스터를 제작하여 전기적 성능을 평가하였다. 트랜지스터 성능의 최적화를 위하여 열처리 시간, 열처리 온도, 용액의 조성, 박막의 두께를 조건을 변화시켜 이에 따른 트랜지스터 특성 변화를 평가하였다. 이를 통해 최적화된 ZTO 박막 트랜지스터 (열처리온도 500 oC, Zn : Sn = 1 : 1, 두께 20 nm) 는 14.11 cm2/V??s 의 모빌리티, 1.71 V 의 threshold voltage, 108 이상의 on-off 전류비, 0.4 V/dec 의 subthreshold swing 값을 보였으며, 이는 진공 공정을 통해 형성된 ZTO 박막 트랜지스터의 성능에 유사한 수준이었다. Gate bias stress 안정성 평가 결과, negative bias stress 에서는 안정적이었지만, positive gate bias stress 에서는 ZTO/dielectric 계면에서의 electron trapping 또는 ZTO back-surface 에 산소 흡착으로 인해 양의 방향으로의 threshold voltage 변화를 보였다. Gate bias illumination stress 안정성 평가 결과, photo-generated charge trapping 과 산소 및 물분자의 photo-desorption/adsorption 으로 인해 positive bias illumination 조건에서는 더 작은 positive 방향으로의 threshold voltage 변화가, negative bias illumination 조건에서는 더 큰 negative 방향으로의 threshold voltage 변화가 일어났다.
보다 개선된 소자 특성을 위하여 ZTO 박막 트랜지스터를 일반 폴리머 재료에 비해 우수한 가스차단 특성을 갖는 비가수 솔-젤 공정을 통해 합성된 유-무기 하이브리드 재료 (hybrimer) 를 passivation layer 로 적용하여 외부의 영향을 최소화한 후, 이에 따른 특성 및 안정성의 변화를 평가하였다. 메타크릴레이트 및 에폭시 hybrimer passivation layer 는 back-surface 를 외부 대기로부터 효과적으로 차단해주어 ZTO 박막 트랜지스터의 hysteresis 를 줄여주고 gate bias stress 안정성을 개선시키며, 환경적 안정성도 개선시켰다.
또한 Al 및 Ga 가 도핑된 ZTO 박막 트랜지스터를 제작하여 도핑이 ZTO 박막 트랜지스터의 특성 및 안정성에 미치는 영향을 평가하였다. Al 및 Ga 이온은 oxygen vacancy 의 형성을 억제해주는 역할을 하여, 첨가되는 양에 따라 ZTO 박막 트랜지스터의 특성이 조절되었다. 특히 메타크릴레이트 hybrimer 를 이용하여 passivation 된 최적화된 조성의 갈륨 도핑된 산화 아연 주석 (GZTO) 박막 트랜지스터는 우수한 성능을 보여고 negative gate bias illumination stress 조건에서도 훨씬 개선된 안정성을 보여주었다.
마지막으로 용액 공정 기반 산화물 박막 트랜지스터의 가장 큰 약점인 열처리 온도를 낮추기 위하여 post vacuum-wet air annealing, photo-annealing, O2 plasma treatment 등의 다양한 공정을 연구하였다. 이러한 공정을 통하여 불순물을 효과적으로 제거하고 condensation 반응을 촉진시켜 300-250 ℃ 까지 열처리 온도를 낮출 수 있었다.
이러한 결과는 용액 공정 기반 산화 아연 주석 박막 트랜지스터가 디스플레이 분야의 백플레인 소자로의 응용에 적용에 적합한 후보임을 잘 보여준다.
