A novel sampling-based amplitude shift keying (ASK) demodulator for high frequency (HF) multi-standard radio frequency identification (RFID) reader is proposed. The proposed ASK demodulator consists of a half-wave rectifier, a voltage inverter, a Schmitt trigger for differentiation of signal, another Schmitt trigger for self-generation clock, and a rising edge-triggering D flip-flop. In order to prevent transition time or drop time of the envelope detected signal increasing due to envelope detection of capacitance and resistance, the proposed ASK demodulator differentiates data state of the received response signal by using hysteresis range of the Schmitt trigger for signal, without envelope detection. A required clock for edge-triggering of the D flip-flop is generated from the received response signal by using another Schmitt trigger for clock. This prevents clock synchronization problem between the differentiated signal and clock for edge-triggering of the D flip-flop. The proposed ASK demodulator is applied to a HF multi-standard RFID transceiver to verify its performance. The proposed transceiver is implemented in a TSMC 0.18 um CMOS technology and measurement results indicate that the proposed ASK demodulator reliably operates.
수동형 무선 시스템은 HF (High frequency) 대역 RFID (Radio frequency identification) 시스템, 바이오 관련 기기, MP3, 이동통신 단말기 및 휴대형 전자기기 등의 첨단 산업에 광범위하게 사용되고 있다. 이와 같은 수동형 무선 시스템에서는 비교적 간단한 구조의 회로 구성을 가지는 ASK (Amplitude shift keying) 기법이 널리 사용되고 있으며, 휴대 기기에 적용되기 위하여 ASK 변조신호를 복조하는 ASK 복조기의 면적 및 전력 소모 면에서 최소화가 요구되고 있다. 이러한 요구를 만족시키기 위해 기존의 ASK 복조 장치 회로의 구조에서 큰 커패시터와 저항을 포함하는 포락선 검파기, 증폭기, 여파기들 중, 일부를 제거하거나 커패시터와 저항과 같은 수동 소자들을 포함하지 않으면서도 기능을 대신할 수 있는 블록들로 대체함으로써 면적 및 전력 소모를 줄이는 방향으로 발전해왔다. 하지만, 기존의 ASK 복조기들은 ASK 변조신호를 복조하는 과정에 있어서 커패시턴스와 저항 성분에 의한 포락선 검파 과정을 주로 사용함으로써, 면적 및 전력 소모를 줄이는 데에 한계를 가지고 있다. 또한, 기존의 ASK 복조기들에서 주로 사용되는 포락선 검파 과정은 ASK 변조신호의 데이터 1인 상태에서 데이터 0인 상태로 변할 때의 전이 시간 증가를 야기하게 되는데, 이는 올바른 ASK 복조를 방해하는 요소가 된다.
본 논문에서는 기존의 ASK 복조기에서 발생하는 문제점들을 해결하기 위하여, 포락선 검파 과정에 의한 ASK 복조 방식에서 벗어나, 슈미트 트리거와 TSPC (True single phase clock) D 플립 플롭을 이용한 자가 표본화 기법을 통해 ASK 복조를 수행하는 새로운 구조의 ASK 복조기를 제안, 설계하였다. 제안한 ASK 복조기는 포락선 검파 과정을 거치지 않기 때문에 데이터 전이 시간 증가에 따른 복조 신호의 반복 사이클 비대칭 문제가 발생하지 않는다. 또한, 제안한 ASK 복조기는 커패시터 및 저항과 같은 수동 소자를 포함하지 않고 트랜지스터만으로 구성함으로써, 칩 면적과 전력 소모를 획기적으로 줄이고, 디지털 회로와 같이 공정이 발달함에 따라 크기를 더욱 줄일 수 있는 특징을 가지고 있다.
제안한 자가 표본화 기법을 이용하는 ASK 복조기는 성능 검증을 위하여 다양한 HF 대역 RFID 송수신기에 적용하여 TSMC 0.18 um 1P6M CMOS 공정을 이용하여 설계, 측정하였다. 설계 시에, 각 표준, 인식 거리, RFID 태그의 제조사에 따라 1.5 ~ 3 V_{peak}의 다양한 진폭을 가지는 응답신호를 처리하기 위하여, ASK 복조기를 구성하는 블록들 중, 전압 반전기와 신호 구분을 위한 슈미트 트리거에 각각의 기준 전압을 디지털 비트로 조절할 수 있는 블록들을 추가하였다.
ISO 14443A/B태그들의 응답신호들과, 제작한 RFID 송수신기를 이용하여 구성한 RFID 판독기와 ISO 14443A 상용태그와의 통신 측정을 통해 제안 및 설계한 자가 표본화 기법을 이용하는 ASK 복조기가 다양한 진폭을 가지는 응답신호들을 반복 사이클이 정확히 50%를 보이는 신호로 복조 가능한 것을 확인하였다.
