Wireless Local Area Network (WLAN) is wireless communication system which provides data transfer services between devices through wireless channel within 100~200m local ranges. After the first standard named IEEE 802.11 had published in 1999, this wireless communication technology continue to be evolved over a decade. One of important trend in WLAN is high data rate. Based on IEEE 802.11n recently published in 2010, up to 450Mbps Medium Access Control (MAC) layer throughput is provided with 600Mbps physical (PHY) layer rate. Furthermore, the standard group already start to research for the next generation WLAN standard, which is very high throughput (VHT) standard. This will support 1.75Gbps PHY rate. As a consequence, the implementation technique becomes important together. In this paper, the technology to implement system-on-chip (SoC) which can provide 1.065Gbps MAC throughput under 1.75Gbps PHY rate is studied. In order to satisfy every requirement of system, SystemC based system-level design technique is used. SoC platform is modeled by system level and the architecture is refined by architecture level simulation.
Another important issue is the software implementation of WLAN system. Because WLAN system provides high data rate, it is difficult to implement using software. However, from the development of multi-processor SoC technology, it becomes more feasible to implement WLAN system using software. In this dissertation, the research to implement cyclic redundancy check (CRC) using multi-processors is included. Here, CRC is one of the most complex block in MAC layer.
무선랜은 100~200m 이내의 근거리에서 데이터 전송 서비스를 제공하는 시스템으로 1999년 첫 규격이 발표된 뒤로 지난 십 여 년간 꾸준히 발전해온 무선 통신 기술이다. 무선랜 기술의 중요한 추세는 고속의 데이터 전송률을 지원하는 것이다. 2010년 발표된 최신의 IEEE 802.11n 규격은 물리 계층에서 최대 600Mbps를 지원하며, 매체접근제어 계층에서 최대 450Mbps를 지원한다. 게다가 이미 표준화 단체에서는 차세대 무선랜 규격이 될 VHT를 발표하고 연구 중에 있으며, 이 규격은 물리 계층에서 최대 1.75Gbps의 데이터 전송률을 가질 것으로 예상된다. 이러한 고속화되는 무선랜을 구현하는 기술 또한 중요해지는데, 본 논문에서는 1.75Gbps의 물리 계층 전송률에서 약 1.18Gbps의 매체접근제어 계층 전송률을 지원하는 무선랜 매체접근제어 계층을 구현하는 기술을 연구하였다. 시스템씨를 이용한 상위 수준의 시스템 모델링과 시뮬레이션을 활용하여 시장 접근 시간을 줄일 수 있는 설계 방법론을 연구하였으며, 이를 통해 빡빡한 잠복시간 조건을 갖는 시스템의 요구사항을 만족시킬 수 있는 시스템 온 칩의 구조를 설계하였다. 그 결과 약 1.065Gbps의 전송률을 갖는, 이론상의 최대 성능에 90% 이상 접근하는 시스템을 설계하였다.
무선 랜의 소프트웨어 구현도 중요한 이슈이다. 무선랜은 고속의 데이터 전송을 하는 시스템이기 때문에 소프트웨어 구현이 어려운 것이 사실이다. 하지만 다중 프로세서 시스템 온 칩 구조의 발전으로 인해 소프트웨어 구현 기술이 발전하면서 가능성이 커지고 있다. 본 논문에서는 무선랜 매체접근계층에서 가장 연산량이 큰 부분의 하나인 순환잉여검사부를 다중 프로세서로 구현하는 방법을 제안하고 있다. 또한 제안된 알고리즘을 고속의 무선랜 시스템에 적용하여 고속 무선랜의 완전한 소프트웨어 구현에 대한 실현 가능성을 검토하는 연구를 포함하고 있다.
