To cope with the increasing demand of high throughput MAC system, this dissertation presents an enhanced MAC implementation architecture and its FPGA (Field Programmable Gate Array) implementation of IEEE802.11ac VHT PHY based WLAN system with near-theoretical throughput performance of 1.18Gbps at 1.75Gbps PHY rate. The implemented system is based on the IEEE 802.11n MAC protocol which supports SW based reconfigurable features. For an efficient and optimal design procedure, we analyzed the latency and throughput bottlenecks of the of the IEEE 802.11e/n MAC, and verified the throughput enhancement using SystemC based TLM (Transaction Level Modeling) simulation. It is verified that the throughput difference between TLM simulation and hardware measurement is less than 5%. The implementation results show that the video access category (AC) packet could be transmitted with the MAC throughput of 1.078Gbps, given the PHY rate of 1.75Gbps, achieving the MAC efficiency of 60.3%. Also the resource usage of the proposed MPSoC based system architecture is about 8% utilization at the Xilinx Virtex5LX330 FPGA prototyping board.
Apart from high throughput MAC features, this thesis also presented reconfigurable real-time link adaptation and scheduling scheme. A lot of modulation and coding rate (MCS) combination, MIMO mode, or fragmentation/aggregation scheduling scheme can be applied for the multiple-input multiple-out (MIMO) technology. Because such kind of scheduling scheme is closely related to the signal-to-noise ratio or channel condition, we presented cross-layer based rate adaptation scheme. The SNR and BER information of the physical layer is referenced to the scheduling strategy in MAC layer. This dissertation contains real operational functional HW blocks of physical layer and MAC layer with corresponding rate adaptation scheme. An application guideline to apply rate adaptation to the implemented MAC is also outlined in this thesis.
무선 환경에서의 고속/고성능 멀티미디어와 같은 애플리케이션에 대한 수요가 증가함에 따라, 고속의 처리량과 서비스 품질(QoS)에 대한 요구 또한 증가하게 되었다. 이에 따라 본 학위 논문은 IEEE 802.11ac VHT 의 차세대 초고속 무선랜 PHY의 data rate를 충분히 지원하고, 다양한 모드를 함께 지원하는, 재구성 가능한 MAC을 구현했고, 이를 위해 표준안 분석, 시스템 수준의 시뮬레이션을 통한 최적화된 구현 구조의 도출, 디자인 이슈 등을 다루었다. 제안된 MAC 구조는 소프트웨어 기반의 MPSoC 플랫폼으로, 최소한의 재구성 가능한 하드웨어만 사용되었다. 1.75Gbps의 PHY rate를 지원하는 이상적인 MAC 처리량은 1.18Gbps로 이러한 MAC의 처리량을 최대한 구현하고, latency 요구사항을 만족시키도록 여러 방안이 사용되었다. 효율적인 헤더 생성 방법, 재구성 가능한 호스트 인터페이스 제어기, 송/수신 메모리의 효율적인 접근방법 등의 방안이 적용되었고, 추가적으로 송/수신 메모리량 자체의 최소화를 위한 최적화 기법이 적용 되었다.
제안된 구조는 Xilinx Virtex5 LX330 FPGA에 구현이 되었고, 외부 UART 이터페이스를 통해 호스트 컴퓨터에 연결 되었다. 총 FPGA자원 사용량은 11714 LUTs로, 전체 자원량 대비 8% 정도로 매우 작은 하드웨어 복잡도를 만족한다. 비디오 AC에 대해, EDCA TXOP와 implicit BA전송기법을 적용하여 테스트한 결과, 최대 1.078Gbps의 MAC 처리량 성능이 측정되었다. 이 값은 PHY rate대비 약 60.3%의 MAC 효율성을 나타낸다.
구현된 재구성 가능한 MAC 시스템을 이용하여, 본 학위논문에는 실시간 link adaptation을 위한 간단한 스케쥴링 방법이 제안되었다. 폐루프link adaptation 방식을 기본으로 채택하고, 송신기와 수신기 양쪽 에서의 상호 보완적인 link adaptation기법이 적용 되었다. MCS 선택, MIMO 모드 선택, 패킷 길이 선택 등이 결정되고, 이러한 방식은 모두 테이블 형태의 mapping으로 동작한다. 무선랜 표준에서 지원되는 모든 전송 방식을 나열하고, 최적화된 전송방식을 적용하기 위해 앞서 선택된 link adaptation의 결과와 현재 송/수신기의 상태를 참조하는 scheduling방식 또한 적용 되었다. 즉, MSDU 집결화, fragmentation, MPDU 집결화 등의 세 가지 단계에 걸쳐 최적화된 전송모드에 관한 정리가 이루어 졌다.
