Scaling of the device feature sizes has led the progress in the silicon integrated circuit technology. As the gate length of MOSFET (metal oxide semiconductor field effect transistor) is scaled down, the thinner gate oxide is required to reduce the short channel effect and maintain gate controllability over the channel with higher current drive capability. However, in the advanced CMOS devices of sub-0.1 μm regime, the required $SiO_2$ thickness is less than 1.5 nm, where the leakage current through $SiO_2$ rises to an unacceptable limit. One alternative is to replace $SiO_2$ with a material having higher dielectric constant that allows the use of thicker films. Among the several high-k dielectrics, $HfO_2$ is one of the most promising materials due to the high dielectric constant, large energy band gap, and thermal stability in contact with Si. However, major problems such as formation of an interfacial layer, crystallization at high temperature, shift of threshold voltage, mobility degradation, and charge trapping remain to be solved before the use of the $HfO_2$ gate dielectrics in integrated circuits. It is known that the incorporation of nitrogen into $HfO_2$ films is beneficial in raising its crystallization temperature, inhibiting the formation of the interfacial oxide, and improving the electrical performance of the device. However, the Hf-N bonds are not stable during post deposition annealing (PDA), especially those formed at a low processing temperature, such as reactive-sputtering or plasma-enhanced chemical vapor deposition (PECVD) of $HfO_xN_y$, so that the nitrogen concentration is significantly reduced after PDA above $600 ^\circ C$.
In this work, $HfO_2$ gate dielectrics grown by atomic layer deposition (ALD) and its nitridation by remote plasma treatment using $N_2$, $NH_3$ and $N_2/NH_3$ gases have been investigated for the silicon MOSFET application. $HfO_2$ thin films were deposited by ALD using TEMAHf ($Hf[N(C_2H_5)(CH_3)]_4$) and $O_3$ as Hf-precursor and oxidant, respectively. In the ALD process, the deposition temperature and the $O_3$ concentration played dominant role in the deposition rate and the thickness uniformity. RBS (Rutherford back scattering spectroscopy) and TEM (transmission electron microscopy) analysis showed that the as-grown film was oxygen-rich $HfO_2$ and the interfacial layer less than 1.0 nm was formed at the $HfO_2$/Si interface during 15 nm-thick $HfO_2$ growth. The chemical bonding states of the $HfO_2$ film were analyzed by XPS (X-ray photoelectron spectroscopy) and it is revealed that the interfacial layer has the composition of Hf-silicate ($HfSi_xO_y$) rather than $SiO_x$. The thermal stability of the $HfO_2$ films for the PDA at 600, 700, and $800 ^\circ C$ was also investigated. As increasing the PDA temperature, the composition of the bulk film was changed to $HfSi_xO_y$ from $HfO_2$ and the interfacial layer to $SiO_x$ from $HfSi_xO_y$. The interfacial layer was thickened after the PDA above $700 ^\circ C$, while the thickness of the interfacial layer was 1.4 nm for the $600 ^\circ C$ PDA, which is not so much increase compared to the as-grown film.
The silicon MOSFETs with $HfO_2$ gate dielectric were fabricated and the electrical characteristics of the MOS transistors were evaluated. The thickness of the $HfO_2$ gate dielectrics were varied from 4.5 nm to 8.0 nm and the pre- and post-deposition treatment were varied for the 4.5 nm-thick $HfO_2$ gate dielectrics. As the thickness of the $HfO_2$ gate dielectric increase, the gate leakage current decreased exponentially, but the threshold voltage shift increased toward positive direction due to the negative trap charges in the $HfO_2$ film. The drain current of the MOSFET was severely decreased due to the mobility degradation for the 4.5 nm-thick $HfO_2$ gate dielectric compared to 6.0 nm and 8.0 nm $HfO_2$ gate dielectrics. The relation between mobility and effective filed suggest that the surface roughness scattering is the main reason of the mobility degradation at high effective field. When the PDA temperature increased to $700 ^\circ C$, the gate leakage current decreased by two orders of magnitude and the mobility was enhanced twice in spite of the decrease of gate capacitance by 30% compared to $600 ^\circ C$ PDA. It suggests that the thicker interfacial layer with the composition of $SiO_x$ enhance the mobility by forming a good electrical interface with Si and by shielding the remote Coulomb scattering and the remote phonon scattering caused by the charge traps and the polar phonons in the $HfO_2$ films, respectively. On the other hand, nitridation of the Si surface before $HfO_2$ deposition shifted the threshold voltage to negative direction and degraded the mobility due to the nitrogen-related positively charged traps, despite the gate capacitance increased by 15% by inhibiting the oxygen diffusion from the $HfO_2$ films.
The effects of the remote plasma nitridation (RPN) using $N_2$, $NH_3$, and $N_2/NH_3$ on the incorporation of nitrogen into the $HfO_2$ films were also investigated. $HfO_2$ films of 4.5 nm-thick were prepared by ALD onto the silicon substrate followed by in-situ nitridation with $N_2$, $NH_3$, and $N_2/NH_3$ remote plasma at the temperature of $500 ^\circ C$ for 90 s. XPS and Auger electron spectroscopy (AES) analyses showed that a small amount of nitrogen is mainly distributed at the $HfO_xN_y$/Si interface rather than in the bulk film and the composition of the interfacial layer is $SiO_xN_y$ after $700 ^\circ C$ PDA for the $N_2$-RPN. However, a large amount of nitrogen is present in the bulk film as well as interfacial layer and the interfacial layer is a nitrogen-rich Hf-silicate ($HfSi_xO_yN_z$) having relatively high dielectric constant for the $NH_3$-RPN. The incorporation of the nitrogen was more enhanced when $N_2$ was added in $NH_3$ in the ratio of 1:2. It seems to be due to an additional dissociation of $NH_3$ by the exited $N_2^*$ having high energy and long life time and further generation of NH or $NH_2$ by reaction of $N_2^*$ with dissociated hydrogen from the $NH_3$. The aggressive nitridation of $HfO_2$ film by the $N_2/NH_3$-RPN results in the formation of conductive Hf-N bonds, which deteriorate the gate leakage current. The capacitance-voltage (C-V) characteristics of the MOS capacitors show that the $HfO_xN_y$ gate dielectric with $NH_3$-RPN has a smaller equivalent oxide thickness (EOT) than that with $N_2$-RPN even after $1000 ^\circ C$ activation annealing in spite of its thicker interfacial layer. The results suggest that the $NH_3$-RPN is superior in both the nitridation of $HfO_2$ films and the thermal stability of resultant $HfO_xN_y$ film with a high dielectric constant. It is also expected for the $NH_3$-RPN that the mobility of the MOSFET can be improved due to the thicker interfacial layer.
반도체 소자크기의 스케일링(scaling)은 실리콘 IC(integrated circuit) 기술의 크다란 진보를 가져왔다. MOSFET(metal oxide semiconductor field effect transistor) 소자의 게이트 선폭(gate length)이 매년 지수적으로 감소함에 따라 짧은 채널 효과(short channel effect)를 극복하고 소자의 구동능력을 향상시키기 위해서는 더욱 얇은 게이트절연막이 요구되고 있다. 그러나, 0.1 μm 급 이하의 CMOS 소자에 있어서 $SiO_2$를 기준으로 환산한 게이트절연막의 두께인 EOT (equivalent oxide thickness)가 1.5 nm 이하인 산화막이 요구되는데, $SiO_2$는 이러한 두께 범위에서 터널링에 의한 큰 게이트 누설전류의 문제점을 안고 있다. 이를 해결하기 위한 한가지 방법은 게이트절연막의 물리적인 두께를 증가시키면서도 동일한 게이트 정전용량을 확보하기 위하여 비유전율이 높은 재료를 사용하는 것이다. 여러 가지 고유전율(high-k) 물질들 중에서 $HfO_2$는 높은 유전상수, 큰 에너지 밴드갭(band gap), 실리콘과의 우수한 열적인 안정성 등의 이유로 가장 유력한 차세대 고유전율 게이트절연막으로 평가되고 있다. 그러나, $HfO_2$ 게이트절연막이 IC 제품에 적용되기 위해서는 계면층의 형성, 고온공정에서의 결정화, 문턱전압의 이동, 이동도 저하 등의 문제점들이 선결되어야만 한다. 한편, $HfO_2$ 유전막 내에 질소(N)를 도입할 경우 박막의 결정화 온도를 높이고, 계면층의 성장을 억제하여 소자의 특성을 향상시키는 것으로 알려져 있다. 그러나, 질소 도입 후 형성된 Hf-N 결합이 post deposition annealing (PDA) 공정 동안 안정적이지 못하며, 특히 저온 공정으로 형성된 $HfO_xN_y$ 박막의 경우 $600 ^\circ C$ 이상의 PDA 공정 후 박막 내 질소의 함량이 크게 감소하는 것으로 보고되고 있다.
본 연구에서는 MOSFET 소자에의 적용을 위하여 $HfO_2$ 박막에 대한 원자층증착(atomic layer deposition, ALD) 공정을 확립하고, 성장된 박막에 $N_2$, $NH_3$ 또는 $N_2/NH_3$ gas의 원거리 플라즈마(remote plasma) 처리를 진행하여 $HfO_2$ 박막에 질소를 도입하고자 하였다. 먼저, TEMAHf($Hf[N(C_2H_5)(CH_3)]_4$)와 $O_3$ 소스를 이용하여 ALD 공정으로 $HfO_2$ 게이트절연막을 성장시키고 박막의 특성 및 열적 안정성을 평가하였다. ALD 공정에 있어서 증착온도와 산화제인 $O_3$의 농도가 $HfO_2$ 박막의 증착속도 및 균일도에 가장 중요한 역할을 하였으며, 성장된 박막에 대한 RBS(Rutherford back scattering spectroscopy) 및 TEM (transmission electron microscopy) 분석 결과 박막 내 산소가 과잉으로 포함되어 있고, 15 nm 두께의 $HfO_2$ 박막 성장 시 1 nm 이하의 계면층이 형성됨을 확인하였다. 또한 XPS(X-ray photoelectron spectroscopy) 분석으로부터 $HfO_2$ 박막의 bonding 상태를 확인하였으며 계면층은 Hf-silicate($HfSi_xO_y$)의 성분을 가짐을 확인하였다. ALD 공정으로 성장된 $HfO_2$ 박막의 열적 안정성을 평가하기 위하여 $600 ^\circ C$, $700 ^\circ C$ 및 $800 ^\circ C$에서 60 초간 $N_2$ 분위기에서 PDA 공정을 진행한 결과, PDA 온도가 증가할수록 $HfO_2$ 박막이 $HfSi_xO_y$로 변화되었으며, 실리콘과 $HfO_2$ 사이의 계면층은 $HfSi_xO_y$의 조성에서 $SiO_2$ 조성으로 변화하였다. $700 ^\circ C$ 이상의 PDA의 경우 상당히 두꺼운 $SiO_2$ 계면층이 형성된 반면 $600 ^\circ C$, 60 초의 PDA 공정 후 계면층의 두께는 ~1.4 nm로서 as-grown 박막과 비교하여 두께 증가가 심각하지 않음을 확인할 수 있었다.
$HfO_2$ 게이트절연막의 두께와 $HfO_2$ 증착 전후 처리를 변경하며 실리콘 MOSFET을 제작하여 소자 특성을 평가하였다. $HfO_2$ 게이트절연막의 두께가 4.5 nm에서 6.0 및 8.0 nm로 증가할수록 게이트 누설전류는 지수적으로 감소하였지만, (+)의 방향으로 문턱전압($V_T$)의 변화가 심화되었다. 이는 $HfO_2$ 게이트절연막이 (-) charge state의 트랩을 가지고 있고, 두께가 두꺼울수록 그 영향이 더 크기 때문이다. 반면, 4.5 nm의 $HfO_2$ 게이트절연막의 경우 MOSFET의 드레인 전류가 크게 감소하였으며, 게이트절연막의 두께가 얇을수록 채널에 가해지는 유효 전계가 커서 surface scattering 등으로 인한 이동도가 감소하고, poly-Si과 Hf와의 반응에 의해 생성된 dipole에 의한 remote Coulomb scattering에 의하여 이동도 저하가 더 심해지기 때문이다. $HfO_2$ 게이트절연막 증착 후 PDA 온도를 $600 ^\circ C$에서 $700 ^\circ C$로 증가시킨 경우 게이트 capacitance가 약 30% 감소하고, 문턱전압이 0.1 V 양의 방향으로 이동한 결과를 보였으며, 이는 높은 온도의 PDA 공정이 산소의 확산으로 인한 계면층의 두께를 증가시키고, 박막 내 (-) charge state 의 산소 빈자리를 증가시키기 때문으로 판단된다. 반면, $SiO_2$ 계열의 계면층 두께의 증가는 게이트 누설전류를 크게 감소시키고 MOSFET의 이동도를 향상시키는 결과를 나타내었다. $HfO_2$를 증착하기 전 $N_2$ 분위기의 산화로에서 열처리를 진행한 경우 계면층의 성장을 억제하여 게이트 capacitance가 ~15% 증가하였지만, (+) charge state를 가지는 질소에 의하여 문턱전압이 ~0.2 V 음의 방향으로 이동하고, 계면 charge에 의한 scattering으로 이동도가 감소하여 드레인 전류가 크게 감소하는 결과를 나타내었다.
ALD로 성장한 $HfO_2$ 박막 내에 질소를 도입하기 위하여 $N_2$, $NH_3$ 또는 $N_2/NH_3$ gas를 이용하여 원거리 플라즈마 질화 처리를 진행함으로써 유전율이 높고, 박막 특성이 향상된 $HfO_xN_y$ 박막을 형성하고자 하였다. $N_2$-, $NH_3$-, $N_2/NH_3$-RPN 모두 $HfO_2$ 박막 내에 질소를 혼입하였으나, $N_2$-RPN의 경우 그 정도가 미약하고 혼입된 질소가 $HfO_2$ 박막과 실리콘의 계면에 주로 존재하며, 계면층은 주로 Si-O-N 결합을 가지는 것으로 확인되었다. 반면, $NH_3$- 및 $N_2/NH_3$-RPN의 경우 $700^\circ C$ PDA 공정 후에도 계면층뿐만 아니라 $HfO_xN_y$ 박막 내에 많은 량의 질소가 존재함을 확인하였다. 또한 $HfO_xN_y$ 박막과 실리콘 사이의 계면층의 두께는 $N_2$-RPN의 경우보다 약 2배 가량 두꺼워졌지만, 계면층은 낮은 유전율을 가지는 SiON이 아닌 비교적 높은 유전율을 가지는 $HfSi_xO_yN_z$의 조성을 가짐을 XPS 분석으로부터 확인할 수 있었다. 한편, $NH_3$와 $N_2$ gas를 2:1로 혼합하여 RPN 공정을 진행한 경우 $NH_3$-RPN의 경우보다 더욱 많은 질소가 $HfO_2$ 박막 내로 혼입되었으며, 이는 $NH_3$로부터 해리된 H가 $N_2$ gas로부터 여기된 $N_2^*$와 반응하여 더욱 많은 양의 NH를 형성할 뿐만 아니라, 높은 에너지를 가지면서 수명이 긴 $N_2^*$에 의해 추가적으로 $NH_3$가 해리되어 $HfO_2$ 박막의 질화에 참여하기 때문으로 판단된다. RPN 공정을 진행한 $HfO_2$ 게이트절연막에 대한 MOS capacitor를 제작하여 누설전류 특성을 측정한 결과 $N_2$- 또는 $NH_3$-RPN의 경우 RPN을 진행하지 않은 경우보다 누설전류가 다소 감소하였지만 개선 효과는 크지 않았으며, 그 이유는 $1000 ^\circ C$의 dopant activation annealing 시 $HfO_xN_y$ 게이트절연막이 결정화 되었기 때문으로 판단된다. 또한 $N_2/NH_3$-RPN의 경우 과도한 질소의 도입으로 전도성의 HfN이 형성되어 누설전류가 크게 증가하였다. 게이트 capacitance의 경우 $N_2$-RPN을 진행한 경우 RPN을 진행하지 않은 경우보다 EOT가 감소하였으며, 그 이유는 계면층의 성장이 억제되고 $HfO_2$ 보다 유전율이 높은 $HfO_xN_y$성분이 다소 형성되었기 때문이다. 반면, $NH_3$-RPN을 진행한 경우 더 두꺼운 계면층의 형성에도 불구하고 $N_2$-RPN의 경우보다 EOT가 더욱 감소하였다. 이는 $HfO_xN_y$ 박막 내 질소의 함량이 증가하였고, $HfO_xN_y$ 와 실리콘 사이에 형성된 계면층이 높은 유전율을 가지는 $HfSi_xO_yN_z$ 의 조성을 가지기 때문으로 판단된다. $NH_3$-RPN을 진행한 4.5 nm 두께 $HfO_2$ 게이트절연막의 CET(capacitance equivalent thickness)는 1.59 nm의 값을 나타내어 양자역학적 효과를 고려할 경우 1.3 nm 이하의 EOT가 예상된다. 또한, $NH_3$-RPN의 경우 C-V 곡선에서 비정상정인 hump 현상이 관찰되지 않아 박막 및 실리콘과의 계면 특성이 양호함을 알 수 있고, $HfSi_xO_yN_z$ 조성의 두꺼운 계면층의 형성은 MOSFET 소자의 이동도 향상에도 크게 기여할 것으로 판단된다.
