서지주요정보
High performance programmable gain amplifier designs = 고성능 프로그래머블 이득 증폭기 설계
서명 / 저자 High performance programmable gain amplifier designs = 고성능 프로그래머블 이득 증폭기 설계 / Huy-Hieu Nguyen.
발행사항 [대전 : 한국과학기술원, 2010].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8022067

소장위치/청구기호

학술문화관(문화관) 보존서고

DICE 10024

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

The automatic gain control (AGC) circuit is an important building block of many systems. A function of the AGC loop, especially in wireless applications, is to automatically adjust the gain of the receiver path so that the signal at the input of the AD converter appears constant regardless of the signal level at the antenna. A variable gain amplifier (VGA) is a key block of AGC loops that are based on both feed-back and feed-forward approaches. While many high-performance VGAs have been implemented successfully with continuous-mode gain variation, with most applications, the VGAs are controlled by various digital circuitries or digital signal processing (DSP) units. Therefore, digitally controlled VGAs (i.e., Programmable Gain Amplifiers) save the need for auxiliary digital-to-analog converters. In this dissertation, design techniques for high performance CMOS-based programmable gain amplifier which features wide dynamic gain range, wide bandwidth, low power consumption, low voltage operation, process/temperature independences, and small chip area are presented. Firstly, a new gain control scheme for wider dynamic gain rage, insensitive to process/temperature variations and a new PGA architecture for power and chip area saving are introduced. Secondly, a new reconfiguration method that consists of two version: all-NMOS transistor and complementary PMOS/NMOS transistor is proposed to further extend the dynamic gain range of single PGA stages while saving chip size and power consumption. The next contribution is a low voltage, low power, high performance PGA using current-reused differential pair. A PGA was designed in 0.18$\mum$ CMOS TSMC to operate under 1.2V to verify the technique. In the forth contribution, a new transconductor that combines an inverter-based differential pair with an adaptive biasing circuit to reduce noise and distortion was analyzed. Based on the inverter-based differential with adaptive biasing (IDPAB) transconductor, a high linearity low noise PGA was implemented. A reconfiguration technique that saves the chip size by half and improves the bandwidth of the amplifier by utilizing the same differential pair for the input transconductance and load-stage, interchangeably, is also introduced. Finally, a variable gain LNA (RFPGA) design that satisfies the requirement of digital TV tuner system was presented. The VG-LNA consists of a wideband, low-noise, high-linearity first stage LNA and a wideband, low-noise, high-linearity second stage PGA that based on PGA circuit proposed. In summary, the proposed design techniques can be applied to designing PGA in many applications like ultra wide band (UWB), digital TV tuner system, and other telecommunication systems.

자동 이득 제어 (AGC) 회로는 많은 시스템들에서 중요한 블록이다. 무선 어플리케이션들에서 AGC 제어 루프의 기능은, 안테나로부터 받는 신호의 크기에 상관없이 AD 변환기 입력에 일정한 신호를 주기 위해, 수신기의 이득을 자동으로 조절하는 것이다. 가변 이득 증폭기 (VGA)는 AGC 루프의 중요한 블록으로 피드-백과 피드-포워드 방식에 기초를 두고 있다. 비록 많은 고성능 VGAs가 연속-모드 이득 가변 방식에 의해 성공적으로 제작됐지만, 많은 어플리케이션들에서, VGA는 다양한 디지털 회로들이나, 디지털 신호처리 유닛들에 의해 제어된다. 따라서, 디지털적으로 제어되는 VGAs (즉, 프로그램머블 이득 증폭기들) 은 보조의 디지털 아날로그 변환기를 필요로 하지 않는다. 이 박사학위 논문은, 넓은 다이나믹 이득 범위, 넓은 대역폭, 낮은 전력 소모, 저 전압 동작, 프로세스/온도에 독립된, 그리고 작은 칩 사이즈를 특징으로 하는 CMOS-기반 고성능 프로그래머블 이득 증폭기 (PGA) 설계 기술들을 보여주고 있다. 먼저, 넓은 다이나믹 이득 범위, 프로세스/온도 변화에 둔감한 새로운 이득 조절 방식과 전력과 칩 사이즈를 줄이기 위한 새로운 PGA 구조가 소개 되었다. 두 번째로, PGA 한 단의 칩 사이즈와 파워 소모를 줄이면서, 다이나믹 이득 범위를 더 넓히기 위해, 모두 NMOS 트랜지스터를 사용한 것과 상호 보안적인 PMOS/NMOS 트랜지스터를 사용한 두 가지 버전의 새로운 변경 가능한 방식이 제안 되었다. 다음 부분은 전류 재사용 차동 패어을 이용한 낮은 전압, 저 전력, 고성능 PGA이다. 기술을 증명하기 위해 1.2V 동작 전압에 의해 동작하는 0.18um CMOS TSMC 공정을 이용한 PGA가 설계 되었다. 네 번째로, 노이즈와 왜곡을 줄이기 위해 인버터 기반의 차동 패어와 적응할 수 있는 바이어스 회로가 결합된 새로운 트랜스컨덕터가 분석 되었다. 적응할 수 있는 바이어스와 인버터 기반의 차동 (IDPAB) 트랜스컨덕터를 기반으로, 고선형 낮은 노이즈 PGA가 제작되었다. 칩 사이즈를 반으로 줄이고, 입력 트랜스컨덕턴스와 로드 단을 교체 할 수 있게 같은 차동 패어를 활용한, 증폭기의 대역폭을 향상시키기는 변경 가능한 기술 또한 소개 되었다. 마지막으로, 디지털 TV 튜너 시스템 요건을 만족하는 가변 이득 저 잡음 증폭기 (RFPGA) 설계를 보여주고 있다. VG-LNA는 광 대역, 저 잡음, 고선형의 첫 번째 단 LNA와 제안된 PGA를 바탕으로 한, 광 대역, 저 잡음, 고선형의 두 번째 단 PGA로 구성 되어있다. 요약하면, 제안된 설계 기술들은 초 광 대역 (UWB), 디지털 TV 튜너 시스템, 그리고 다른 텔레커뮤니케이션 시스템들 등 많은 어플리케이션들의 PGA에 적용될 수 있다.

서지기타정보

서지기타정보
청구기호 {DICE 10024
형태사항 xi, 137 p. : 삽화 ; 26 cm
언어 영어
일반주기 Includes appendix.
저자명의 한글표기 : 뉘엔 휘휴
지도교수의 영문표기 : Sang-Gug Lee
지도교수의 한글표기 : 이상국
수록잡지명 : "A Binary-Weighted Switching and Reconfiguration-Based Programmable Gain Amplifier". IEEE transactions on circuits and systems II: Express Briefs, v.56.no.9, pp.609-703(2009)
수록잡지명 : "Low-power 42 dB-linear single-stage digitally-controlled variable gain amplifier". IEE Electronics Letters, v.44.no.13, pp.780-782(2008)
학위논문 학위논문(박사) - 한국과학기술원 : 정보통신공학과,
서지주기 References: p. 128-134
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서