The Flash translation layer (FTL) in solid state disks (SSDs) maps logical addresses to physical addresses for disk drive virtualization. In order to reduce the mapping table size, hybrid FTLs for SSDs are used with block-level mapping for data blocks and page-level mapping for log blocks. Obsolete blocks are reclaimed by garbage collection, which reconstructs data blocks by merging data blocks and log blocks. In this case, because of the large-sized mapping level and low log block utilization, garbage collection overhead becomes the bottleneck on fragmented writes. In order to reduce garbage collection overhead, we propose full-associative striped block-level mapping. In addition, an adaptive merge is proposed to avoid excessive data block reconstructions during garbage collection. Our proposed FTL achieves load-balancing, since it allocates and erases blocks in a round-robin manner. We investigate the performance of the proposed FTL with previous multi-channel hybrid FTLs by a trace driven simulator. Our FTL provides 78% latency improvement over the previous hybrid FTLs in a sample PC trace. The performance improvements stem from 52% reduced garbage collection. We also achieve load-balancing within 0.15% write/erase operation deviation over multiple modules on 20% skewed logical address accesses.
플래시 기반 저장 디스크의 플래시 변환 계층(FTL)은 논리적 블락 주소를 물리적 플래시 페이지 주소로 사상(Map)을 한다. 이는 각각의 플래시 페이지가 재수정 되기 전에 지우기 동작을 수행을 해야하기 때문이다. 하이브리드 플래시 변환 계층은 작은 크기의 사상표(mapping table)를 제공하는데, 큰 크기의 데이터는 블락(128KB) 단위로 사상하고 작은 크기의 데이터는 페이지 단위(2KB)로 사상한다.
플래시 기반 저장 디스크의 I/O 병렬 처리를 위해서 하이브리드 플래시 변환 계층은 보다 커진 블락 단위로 스트라이핑을 하며 제한된 로그 블락 관리를 한다. 하지만 커진 변환 단위와 로그 블락 활용률이 현저히 떨어져서 병합 비용이 크게 드는 문제점이 있다.
이 문제를 해결하기 위해 유연하게 블락단위로 스트라이핑하는 사상 방법으로 작은 사상표를 쓰면서도 병렬 처리를 할 수 있는 플래시 변환 계층을 제안한다. 제안된 플래시 변환 계층은 적응적인 병합 방법과 선택적 채우기 방법을 통해 병합 비용을 대폭 줄이는 장점이 있다. 또한 순차적 차례를 두고 블락을 할당 및 회수 하는 방법에 의해 여러 개의 병렬 칩 마다 균일하게 쓰기, 지우기 동작들이 배분되는 효과를 얻는다.
제안된 플래시 변환 계층과 기존의 하이브리드 변환 계층들의 성능을 새로이 구현된 시뮬레이터에 의해 조사하였다. 주어진 작업 부하에서 제안된 플래시 변환 계층은 같은 단위의 사상표의 크기를 필요하면서도, 기존 하이브리드 변환 계층 보다 5배까지 빠른 평균 응답 속도를 제공한다. 이는 제안된 플래시 변환 계층이 병합 비용을 대폭 감소 하고, 해당 쓰기, 지우기 동작을 여러 칩에 균일하게 배분하여서 단위 처리 용량 및 응답 속도를 개선 하였기 때문이다.
제안된 플래시 변환 계층은 작은 사상표를 통해서도 효과적인 병렬 처리를 지원하므로, 전력 소모 및 비용의 제한이 있는 모바일 저장 장치에 적용되기에 유리하다.
한편, 제안된 MAST 변환 계층의 최악의 경우의 가비지 컬랙션에 의한 지연 시간이 크게 증가하는 문제를 해결하기 위해서 MNK FTL을 새로이 재안하였다. MNK는 가비지 컬랙션이 발생할 때 처리해야 할 블락의 갯수를 N+K로 제한하여 최악의 경우에도 N+K개의 블락을 지우는 과정을 통해 latency가 제한이 되는 이점이 있다. 또한 각각의 M,N,K 파라미터를 조절함으로써 로그블락 활용률과 지연시간의 trade-off를 얻게 된다. 보다 큰값의 N, K 파라미터일수록 높은 로그 활용률을 얻지만, 그만큼 많은 블락 단위로 가비지 컬랙션이 일어나므로, 지연 시간은 커지게 된다.
