Ge-Sb-Te ternary alloys have been widely investigated as a phase change material for the phase change nonvolatile memory (PRAM) since they show a reversible transformation between the amorphous and crystalline states, a fast crystallization rate, and a long retention time. Particularly, the $Ge_2Sb_2Te_5$ (GST) alloy has been studied intensively because it has the best conditions to apply to memory devices. Although, the GST is widely known as phase change material, there are several problems such as instability of amorphous state due to low crystallization temperature, high melting temperature and insufficient multi-bit storage capability. To occupy the competitive advantage of PRAM compared to other memory devices, these problems should be overcome. Therefore, many attempts have been made to develop non-GST phase change materials by design the chalcogenide materials. Based on this point, the $In_3Sb_1Te_2$ (IST) alloy was focused on in this study. Actually, the IST has same atomic structure (S.G. $\sharp225$, Fm-3m) and it has nearly same lattice spacing (a=b=c=6.12 $\Aring$) compared with that of the GST (a=b=c=6.03 $\Aring$). In addition, The IST has already known as the optical data storage material. Furthermore, in a recent study, it is revealed that the IST-GST system shows high phase change temperature compared with that of the GST system. Therefore, it is necessary to investigate a possibility of the IST ternary alloys for the application in PRAM. This thesis reports the microstructure and electrical characteristics of the IST ternary alloy for application in PRAM.
To investigate its electrical characteristics, PRAM devices were fabricated using the IST and GST ternary alloy. The device had a simple layered structure (bottom electrode/IST/top electrode). The contact region between the bottom electrode and phase change materials was fabricated by the Focused Ion Beam (FIB) method. Reset pulse was generated with Agilent B1101A pulse generator and the current-voltage ($\It{I-V}$) characteristics were measured with Agilent 4155B semiconductor analyzer. Transmission Electron Microscopy (TEM) images and Selected Area Electron Diffraction (SAED) patterns of PRAM device were obtained with the JEOL JEM-3010. The crystallization and melting temperatures were measured using a Differential Scanning Calorimetry (DSC). The High Temperature X-Ray Diffraction (HTXRD) patterns were obtained using a Rigaku diffractometer.
From the DSC curve of the IST, one exothermic and three endothermic peaks were detected. This result means that the IST undergoes structural transformations in the crystalline state as the temperature increases. Form the DSC result, it reveals that the crystallization temperature of the amorphous IST is about $292\degC$. As mentioned in the introduction, it is clear that the IST has higher crystallization temperature than that of the GST, meaning that the IST seems to be more stable than the GST, which leads to the stability of the data retention.
The HTRXD and TEM results confirm the structural transformations of the IST as the different annealing condition. From the TEM experiment, it is confirmed that $In_1Sb_1$ phase firstly crystallized during the crystallization of the IST film while the $In_1Te_1$ phase still remains in the amorphous state. As the annealing temperature increases, the IST crystalline phase formed at the $In_1Sb_1$ and $In_1Te_1$ phase boundary due to the diffusion of the Sb atoms from the $In_1Sb_1$ phase into the $In_1Te_1$ phase. Because of the diffusion of the Sb atoms, In atoms in the $In_1Te_1$ phase undergone a configuration change from tetrahedral coordination to octahedral coordination. This configuration change may lead the lattice distortion and atomic rearrangement. Consequently, the IST crystalline phase formed at the $In_1Sb_1$/$In_1Te_1$ interface. As the annealing temperature increases further, In-Te particles were formed in the IST thin film. From the presence of the In-Te particles, it could be inferred that the IST phase decomposed into InTe and Sb phases by the diffusion of Sb atoms out of the IST phase. And then the Sb phase was melted as the annealing temperature increased.
The cycling capability measurement was performed using the GST and IST PRAM cell with a $500 \times 500nm^2$ contact dimension. The set and reset state were obtained by current sweep and voltage pulse of 10 V and 500 nsec., respectively. It was demonstrated that the two PRAM cell were well operated during the repeated cycles of $10^2$. For the IST cell, the overall resistance value of the reset state is approximately $4 \times 10^3$ times larger than that of the set state. Similar with the IST cell, the GST cell shows $1.3 \times 10^3$ resistance ratio between the set and reset state. Particularly, The IST PRAM cells perform multistate changes in resistance corresponding to applied voltages. As the voltage increases up to 2.0 V, the curve shows a hump indicated as state “0”. The resistance below the 2.0 V is maintained about $3 \times 10^4$ $\Omega$. When the voltage pulse raise up to 6.5, the resistance is decreased about $5 \times 10^3$ $\Omega$, indicating the state “1”. As the voltage increases above 6.5 V, the resistance steps up to the third resistance state, representing as the state “2”, the resistance is about $3 \times 10^7$ $\Omega$. When the voltage is applied above 7.5 V, the forth resistance step, the state “3”, of about $3 \times 10^8$ $\Omega$.
In order to investigate multistate behavior in the IST PRAM cell more precisely, the cross section of IST PRAM cells were directly observed with HRTEM after the IST PRAM cells were operated at each state. When the IST test cell operated at the stae “0”, the programming region of IST is crystallized into the InSb and InTe crystalline phase. At the state “0”, whole resistance in the programmed region is determined by the InSb and InTe crystalline phase. Therefore, the IST test cell operated at the state “0” shows low resistance because the InSb and InTe crystalline phase made a current path between the top and bottom electrodes. When the IST test cell operated at the state “1”, the programming region of IST is crystallized into the NaCl structure. At the state “1”, whole resistance in the programmed region is determined by the NaCl type IST crystalline phase. Interestingly, the state “1” shows lower resistance value than that of the state “0”. This means that the microstructural transformation from the InSb and InTe to the IST affects the electrical characteristics, such as resistance value. When the IST test cell operated at the state “2”, the programmed region is composed of $In_1Te_1$ and amorphous phases. Consequently, the resistance at the state “2” is drastically higher than that of the state “0” and state “1”. Because, the amorphous phase disturb current flow between the top and bottom electrode. The TEM result shows that the programmed region at state “3” is fully transformed into the amorphous phase. Consequently, the resistance at the state “3” shows further increment of resistance as compared to that of the state “2”. Because, the increased amorphous phase in the programmed region further disturb the current flow.
차세대 비휘발성 메모리로 평가받고 있는 상변화 메모리에 대한 연구가 활발히 진행되고 있다. 상변화 메모리의 경우 비휘발성, 낮은 동작전압, 빠른 동작속도, 높은 직접도등의 장점으로 인해 DRAM, Flash Memory를 대체할 수 있을 것으로 평가되고 있으며 실제 상용화를 위한 노력이 진행되고 있다. 현재 상변화 메모리에 사용되기 위한 재료들 중 활발히 연구되고 있는 재료는 Ge-Sb-Te 삼원계 칼코게나이드 화합물이다. 특히 Ge-Sb-Te 삼원계 화합물 중 Ge:Sb:Te = 2:2:5 (atomic %) 조성을 가지는 $Ge_2Sb_2Te_5$ 의 경우 기타 조성들에 비해 상변화 메모리에 사용되기 위한 많은 장점들을 지니고 있다. 상변화 메모리에 대한 연구 개발의 결과 $Ge_2Sb_2Te_5$ 에 대한 미세구조 및 전기적 특성에 관한 연구결과는 많이 보고되고 있다. 그러나 $Ge_2Sb_2Te_5$를 이용한 상변화 메모리의 경우 고집적화를 위한 다층저항특성, 비정질상의 안정성, 높은 reset current필요 등의 기술적 문제점들이 발생되고 있다. 이러한 문제점들의 해결하기 위하여 최근 상변화 메모리 적용을 위한 Non-$Ge_2Sb_2Te_5$ 재료 개발에 대한 연구가 시작되고 있다. 이와 같은 Non-$Ge_2Sb_2Te_5$ 재료 개발 필요성에 띠리 본 논문에서는 $In_3Sb_1Te_2$ 삼원계 칼코게나이드 화합물의 상변화 메모리 적용에 대한 가능성을 연구하였다. $In_3Sb_1Te_2$의 경우 기본적으로 Te 기반의 6족 화합물이면서 $Ge_2Sb_2Te_5$와 동일한 NaCl 결정구조를 이루고 있다. 또한 $Ge_2Sb_2Te_5$ 보다 높은 결정화 온도를 가지기 때문에 $Ge_2Sb_2Te_5$ 에서 문제가 되는 비정질상의 안정성을 개선할 수 있을 것으로 기대하였다. 그리고 $In_3Sb_1Te_2$ 조성의 경우 온도 범위에 따라 InSb + InTe \rarr $In_3Sb_1Te_2$ \rarr InTe + liquid \rarr liquid 의 상변태를 보이기 때문에 이러한 상변태를 이용한 다층저항특성이 가능할 것으로 예상하였다.
$In_3Sb_1Te_2$ 박막의 온도에 따른 미세구조 변화를 관찰하기 위하여 $SiO_2$/Si 기판위에 $In_3Sb_1Te_2$ 박막을 증착한 후 고온 XRD와 투과전자현미경 실험을 수행하였다. 실험 결과, 증착 직후 $In_3Sb_1Te_2$ 조성을 가지는 비정질 박막은 약 $300\degC$에서 $In_1Sb_1$ 결정립과 비정질상이 공존하는 것으로 관찰되었다. $In_1Sb_1$ 결정립의 경우 결정립 내부에 {111} 면에 평행한 방향으로 많은 twin 면이 존재함을 확인하였고 이러한 {111} twin 의 생성원인은 $In_1Sb_1$ 결정립의 성장 과정에서 (111) 면에서 발생하는 적층결함 때문임을 실험적으로 증명하였다. $300\degC$에서는 관찰되지 않았던 InTe결정립은 열처리 온도를 증가시킴에 따라 $In_1Te_1$ 조성을 갖는 결정립으로 성장함을 확인하였다. 이러한 결과를 통해 $In_1Sb_1$-$In_1Te_1$ pseudo-binary 상태도에 표시된 $420\degC$ 이하에서 공존하는 $In_1Sb_1$ 와 $In_1Te_1$ 상은 동시에 생성되는 것이 아니라 순차적으로 형성됨을 알 수 있었다.
또한, $450\degC$ 열처리 후 투과전자현미경 관찰을 통하여 $In_1Sb_1$ 결정립과 $In_1Te_1$ 결정립의 계면에서 $In_3Sb_1Te_2$ 결정립이 생성됨을 관찰하였다. $In_3Sb_1Te_2$ 생성 메커니즘을 명확히 규명하기 위하여 $In_1Sb_1$/ $In_1Te_1$으로 이루어진 다층박막을 증착한 후 열처리 온도를 달리하면서 투과전자현미경으로 관찰하였다. 실험 결과, $350\degC$ 열처리 조건에서 $In_1Sb_1$ 박막과 $In_1Te_1$ 박막의 계면에서 생성된$In_3Sb_1Te_2$ 결정립을 관찰하였다. 또한 $450\degC$ 열처리 조건에서 $In_1Sb_1$ 결정립의 Sb 원자들이 $In_1Te_1$ 결정립으로 확산되면서 $In_1Te_1$ 결정립이 $In_3Sb_1Te_2$ 로 상변태 되는 것을 확인하였다.
$In_3Sb_1Te_2$ 재료의 상변화 메모리 적용 가능성을 검토하기 위하여 $In_3Sb_1Te_2$ 및 $Ge_2Sb_2Te_5$ 를 이용하여 상변화 메모리 소자를 제작한 후 각각의 전기적 특성을 측정한 후 비교하였다. 하부전극과 상변화 박막층의 접촉 면적을 $500 \times 500nm^2$으로 제작한 메모리 소자의 측정결과 $In_3Sb_1Te_2$ 및 $Ge_2Sb_2Te_5$ 메모리 소자 모두 100회 이상의 Set/Reset 반복특성을 확인하였다. $In_3Sb_1Te_2$ 소자의 경우 Reset/Set 저항비가 약 $4 \times 10^3$으로 측정되었으며, $Ge_2Sb_2Te_5$ 소자의 경우 Reset/Set 저항비는 약 $1.3 \times 10^3$으로 측정되어 두 물질간의 Reset/Set저항비는 크게 차이가 없는 것을 확인하였다. 특이한 점은 인가된 펄스-저항변화 실험을 통하여 $In_3Sb_1Te_2$ 소자의 경우 4 단계 (state “0”, state”1”, state”2”, state”3”) 의 저항을 가지는 다층 저항 특성이 나타남을 확인할 수 있었다. $500 \times 500nm^2$으로 제작한 $In_3Sb_1Te_2$ 메모리 소자를 FIB를 이용하여 투과전자현미경 샘플을 제작한 후 소자내부를 관찰하여 소자의 다층저항특성 원인을 설명하고자 하였다.
State “0” 상태의 $In_3Sb_1Te_2$ 소자는 약 $3 \times 10^4$ 정도의 저항값을 나타내었으며 이때 소자내의 programming 영역은 $In_1Sb_1$ 과 $In_1Te_1$ 결정상이 공존하고 있음을 관찰하였다. State “0” 상태의 낮은 저항값은 이러한 $In_1Sb_1$ 과 $In_1Te_1$ 결정상이 하부전극과 상부전극 사이에서 current channel 을 형성하기 때문임을 확인하였다. State “1” 상태의 $In_3Sb_1Te_2$ 소자는 약 $5 \times 10^3$ 정도의 저항값을 나타내었으며 State “0” 상태의 저항값 보다 조금 감소하였음을 확인하였다. State “1” 상태의 programming 영역은 NaCl 구조를 갖는 $In_3Sb_1Te_2$ 결정상으로 이루어져 있음을 확인하였다. 이러한 결과를 통하여 InSbTe 박막의 상변태 및 미세구조 변화가 소자특성에 영향을 미침을 확인할 수 있었다. State “2” 상태의 $In_3Sb_1Te_2$ 소자는 약 $3 \times 10^7$ 정도의 저항값을 나타내었으며, state “0”, state “1” 상태보다 저항값이 훨씬 증가함을 알 수 있었다. State “2” 상태의 programming 영역은 $In_1Te_1$ 결정상과 비정질상의 공존으로 이루어져 있음을 확인하였다. State “2” 상태의 급격한 저항값 상승은 programming 영역 내부에 존재하는 비정질상이 current의 흐름을 방해하기 때문으로 판단된다. State “3” 상태의 $In_3Sb_1Te_2$ 소자는 약 $3 \times 10^{8}$ 정도의 저항값을 나타내었으며, 이때 소자내의 programming 영역은 전체적으로 비정질상으로 이루어져 있음을 확인하였다. 따라서, State “3” 의 저항값이 State “2” 상태에 비해 약 10배 가량 증가된 것으로 판단된다.
$In_3Sb_1Te_2$ 와 $Ge_2Sb_2Te_5$ 상변화 재료의 비정질상의 안정성을 판단하기 위하여 두 재료에 대한 DSC 실험을 수행하였다. 10 K/min.의 승온 속도로 측정한 DSC 실험결과 $In_3Sb_1Te_2$ 의 경우 결정화 온도는 약 $292 \degC$ 로 관찰되어 $174\degC$ 의 결정화 온도를 보인 $Ge_2Sb_2Te_5$ 보다 결정화 온도가 높은 것을 확인하였다. 또한 결정화에 필요한 activation energy 측정결과, $In_3Sb_1Te_2$ 의 activation energy 가 $Ge_2Sb_2Te_5$ 보다 훨씬 크게 측정되었다. 이러한 결과를 통해 $In_3Sb_1Te_2$ 의 비정질상 안정성이 $Ge_2Sb_2Te_5$ 보다 높다고 판단할 수 있다.
