For secure computing against malicious attacks, symmetric security algorithms are commonly deployed on high-performance embedded systems such as network routers, database servers, UTM systems, etc. Consequently, high-performance security algorithms are critical in order not to degrade overall performance of those systems. This paper aims at optimizing block cipher algorithms by fully utilizing hardware resources. The target algorithms in this paper are ARIA, the Korean standard block cipher, and AES algorithms, which are used on those embedded systems for high performance. For this end, this paper proposes several low-level techniques for improving performance of ARIA and AES at the software level.
In order to enhance performance of ARIA, we propose three techniques. First, we apply software pipelining technique into ARIA so as to enhance the instruction-level parallelism. Second, we design 64-bit S-box to utilize the 64-bit processing and reduce the number of instructions. Finally, low-level optimization techniques are applied to reduce instructions and instruction dependencies. By combining all three techniques, we are able to improve the ARIA performance up to 42 percent over a compiler-generated optimal code.
There are two main efforts to improve performance of AES algorithm. The first effort is to optimize AES at assembly level, and the second way to apply the bitslicing technique which is based on SSE technology and supports multiple block encryption process. Since the former technique uses general purpose registers and the latter one does XMM registers, this paper proposes to overlap those techniques so as to maximize utilization of CPU resources.
블록 암호 알고리즘은 악의적인 공격으로부터 시스템 또는 메시지를 보호하기 위해 UTM, 네트워크 라우터, 스마트폰 등의 고성능 임베디드 시스템에 삽입되어 사용된다. 블록 암호는 시스템의 정보보호능력은 크게 향상될 수 있는 반면, 시스템의 전반적인 성능 감소를 야기하기도 한다. 본 논문에서는 현재 많이 사용되는 블록 암호인 ARIA와 AES 알고리즘에 대해 컴퓨터 구조적인 측면에서의 분석과 함께, 그 해결책을 제안한다.
본 논문은 ARIA 알고리즘의 성능 개선을 위해 세 가지 기법을 제안한다. 첫째, ILP를 향상시키기 위해 소프트웨어-파이프라이닝 개념을 ARIA 알고리즘에 접목시킴으로써, 두 개의 블록에 대한 병렬 암호화를 제안한다. 둘째, 64비트 S-box를 설계, 알고리즘에 사용되는 명령어의 수를 감소시킨다. 마지막으로, 명령어 레벨에서의 최적화를 수행함으로써 명령어 사용의 효율성을 극대한 시킨다. 본 논문은 이 세가지 기법을 통해 기존 ARIA 알고리즘에 비해 최대 42%의 성능 향상을 성취한다.
AES 알고리즘의 성능 향상을 위해 사용되는 전형적인 기법은 크게 명령어 레벨 최적화와 비트슬라이스 기법으로 나뉘어진다. 전자의 경우 범용 레지스터와 메모리 연산에 중점을 둔 반면, 후자는 XMM레지스터와 논리연산으로 구성되어 있다. 본 논문에서는 이 두 가지 기법을 조합함으로써 AES 알고리즘의 성능을 개선한다.
