This thesis proposes wide locking range injection locked frequency divider (ILFD) in $0.13\mum$ CMOS for 60 GHz PLL. In recent days, customer’s demands for a higher data rate are increasing each year. The maximum data rate of existing wireless communication technology in wireless personal area networks (WPAN) is only in the range of hundreds of megabits per second, completely insufficient for the demand. Therefore a 60 GHz band that is able to communicate in the Gbps range is required. The 60GHz band has a worldwide common unlicensed band of 9GHz, and has a high data rate without permission.
The PLL is one of the important blocks among transceiver blocks. Frequency divider is indispensible in the PLL for frequency dividing and for comparing with the reference clock. Especially, the 60GHz frequency divider chain design for 60GHz PLL is challengeable because frequency divider chain requires a high division ratio.
There are several millimeter-wave frequency dividers such as ILFD, current mode logic (CML) frequency divider and miller frequency divider. The ILFD has high operating frequency and low DC power consumption because it is based on oscillator. Therefore the ILFD is the most suitable for 60GHz frequency divider among several kinds of millimeter-wave frequency dividers. However ILFD has narrow locking range so the ILFD needs to be improved for the wideband 60GHz applications.
The locking range of ILFD is proportional to an injection current and inversely proportional to a DC current. The proposed ILFD is designed with increasing injection current and low DC power in order to wide locking range. The proposed ILFD consist of adding a NMOS transistor to a conventional LC oscillator. The NMOS transistor re-injects injection current so injection current is increased and finally the locking range is increased. An LC oscillator consists of microstrip line inductor and parasitic capacitance and cross-couple transistors are used for generating negative resistance. The proposed ILFD dissipates low DC power because of low supply voltage. The proposed ILFD occupies $760\times630 \mum^2$ and consumes DC power of 2.6mW. A measured locking range of 10.7GHz which is from 50.5GHz to 61.2GHz at 0dBm input power is achieved.
In the appendix, I introduce frequency divider chain for 60GHz PLL. The frequency divider chain is designed by considering low DC power consumption and frequency shift margin. The frequency divider chain consists of two ILFDs, two CML frequency dividers and a CMOS gate frequency divider. The proposed frequency divider chain covers 9GHz band which is from 57GHz to 66GHz. The DC power consumption is 35mW and chip size is $442 \times 545 \mum^2$.
본 논문은 60GHz 위상고정루프를 위한 $0.13 \mum$ CMOS를 이용한 넓은 동기 범위를 가지는 주입식동기 주파수 분주기를 제안한다. 요즘은 소비자들의 높은 무선통신 데이터속도에 대한 수요가 매년 증가하고 있다. Wireless personal area network (WPAN)에서의 기존 무선 통신기술들은 이러한 수요를 만족시킬 수 없다. 그래서 높은 데이터 전송 속도를 위해 60GHz 대역이 필요하다. 60GHz 대역은 세계 공통적으로 9GHz 이상의 넓은 비면허 대역을 갖고 있으므로 허가 없이 1Gbps이상의 높은 데이터 전송속도로 전송할 수 있다.
위상고정루프는 송수신기중에서 중요한 블록가운데 하나이다. 주파수 분주기는 위상고정루프에서 레퍼런스클락과 비교하기 위해서 주파수를 나누어 야하기 때문에 꼭 필요하다. 특히 60GHz 위상고정루프를 위한 60GHz 주파수 분주기 체인은 매우 높은 주파수 분주율을 가져야 하기 때문에 매우 도전적인 부분이다.
밀리미터에서 사용되어지는 주파수 분주기 중에는 주입동기식 주파수 분주기, 전류 모드 논리 주파수 분주기 그리고 밀러 주파수 분주기와 같은 것들이 있다. 주입동기식 주파수 분주기는 오실레이터 바탕의 회로이기 때문에 매우 높은 주파수에서 동작하고 매우 적은 전력소모를 갖는다. 그러므로 여러가지의 밀리미터파 주파수 분주기중에서 60GHz 주파수 분주기로서 주입동기식 주파수 분주기가 가장 적합하다. 그러나 주입동기식 주파수 분주기는 매우 좁은 동기범위를 가지기 때문에 60GHz에 사용하기에는 어려움이 있다.
동기 범위는 주입된 전류 신호양에 비례하며 DC 전류양에 반비례한다. 제안된 회로는 동기 범위를 높이기 위해 주입된 전류 신호를 늘리고 전력소모를 작게 설계하였다. 제안된 회로는 일반적인 LC 오실레이터에 NMOS 트랜지스터를 추가함으로써 이루어진다. 추가된 NMOS 트랜지스터는 주입된 전류 신호를 다시 재입력시켜서 주입된 전류 신호의 양을 늘려서 동기 범위를 늘렸다. 제안된 주입동기식 주파수 분주기를 설계함에 있어서 LC 오실레이터는 마이크로스트립라인 인덕터와 기생 커패시턴스를 이용하였다. 그리고 음의저항을 만들기 위해서 크로스커플 트랜지스터를 사용하였다. 전력소모는 공급전압을 낮추어서 줄일 수 있었다.
제안된 주입동기식 주파수 분주기는 $760 \times 630 \mum^2$ 의 면적을 차지하고 2.6mW의 전력을 소비한다. 10.7GHz라는 넓은 동기 범위를 갖고 측정된 주파수 범위는 입력 전력이 0dBm일 때 50.5GHz에서부터 61.2GHz이다.
부록에서는 60GHz 위상고정루프를 위한 주파수분주기체인을 소개한다. 주파수분주기체인은 저전력과 주파수 이동 여유를 고려하여 설계하였다. 주파수분주기체인은 주입동기식 주파수분주기2개와 전류모드논리 주파수분주기1개 그리고 CMOS 주파수분주기 1개로 이루어진다. 전체 주파수분주율은 80이고 60GHz의 9GHz 대역을 수용한다. 35mW의 전력소모를 가지고 칩면적은 $442 \times 545 \mum^2$ 이다.
