Increasing demand for ultrahigh-density data storage devices has fueled significant interest in the probe-based data storage devices and FeRAM using ferroelectric thin films. However, in order to achieve over terabit storage density, the writing scheme of independent nanometer domains is required. Conventional top-down process including FIB or etching process is complex and difficult to achieve nano-scale $PbTiO_3$ dot arrays without lattice damages. Bottom-up process using self-assembly technique is one of the promising approaches to fabricate $PbTiO_3$ nanostructures. Herein, ferroelectric $PbTiO_3$ nanostructures have been fabricated using two different procedures that involve gas phase reaction using sputter and furnace onto self assembled $TiO_2$ dot arrays. The first procedure enables the fabrication of structures with smaller size as observed by Atomic Force Microscopy (AFM) topography and quantitative analysis, contrary to the second procedure. The ferroelectric character of the nanostructures is demonstrated using Piezoelectric Force Microscopy (PFM). The ferroelectric properties were degraded due to the $TiO_x$ layer showing low piezoresponse values and leakage behaviors, revealed by the piezoelectric hysteresis loops. However, it was observed clear signals in amplitude and phase images at the condition of furnace / $600\degC$. As the PbO penetrates deeper into the $TiO_x$ layer than any other conditions, the thicknesses of the unreacted $TiO_x$ layer get decreased. From these results, it was concluded that the $TiO_x$ blocking layer caused a degradation of piezoelectric properties and a research for the condition of pure $TiO_2$ (without blocking layer) onto the bottom electrode is needed for the potential application of FRAM and probe based data storage devices.
구형 PEO 도메인 내부에 titania precursor 가 들어있는 PS-b-PEO 박막을 spin coating 공정을 통해 얻을 수 있었으며 산소 플라즈마 처리를 통해 유기 matrix 를 제거함으로써 $TiO_2$ 나노 구조를 제조할 수 있었다. 자기 조립된 $TiO_2$ 나노 구조에 PbO 가스상 반응을 통해 독립된 $PbTiO_3$ 나노 구조를 제조하였으며 기판 위의 일부 영역에서 일정한 크기를 갖는 주기적인 배열을 갖는 것을 확인 할 수 있었다. $PbTiO_3$ 나노 구조는 제조방법에 따라 dot 의 크기가 변하는 양상을 보였으며 반응 온도가 증가함에 따라 그 크기가 증가하였다.
$PbTiO_3$ 나노 구조의 화학적 특징을 확인하고자 XPS(X-ray Photoelectron Spectroscopy) 분석을 하였으며 $PbTiO_3$ 나노 와이어와의 비교를 통해 본 실험에서 제조한 $PbTiO_3$ 나노 구조가 $PbTiO_3$ 의 상태로 존재하는 것을 확인 할 수 있었다. 또한 압전 특성을 확인하기 위해 PFM(Piezoresponse Force Microscopy) 측정을 하였고 그 결과 furnace 600$\degC$ 조건의 샘플에서만 amplitude 와 phase image 상에서 확연한 변화를 확인 할 수 있었고 hysteresis loop 측정에서도 furnace $600\degC$ 조건의 샘플에서 가장 큰 piezoresponse 값을 얻을 수 있었다.
PFM 분석을 통해서 상당히 저하된 압전 특성을 나타내는 것을 알 수 있었는데 이러한 원인을 파악하기 위해 단면 SEM, TEM 측정을 실행하였으며 초기 예상과는 다르게 제조된 dot 이 하부 전극 위해 바로 존재하는 것이 아닌, $TiO_x$ 막이 존재하고 그 위에 dot 이 존재하는 것을 확인 하였다. $TiO_x$ 막의 두께를 감소시키기 위해 산소 플라즈마 처리 시간을 3 배로 늘렸지만 일부 영역에서 여전히 50nm 두께의 막이 존재하는 것을 확인하였고 또 다른 방법으로 solution 제조 시 사용된 precursor 에 첨가되는 TTIP(Titanium Tetra IsoPropoxide)의 양을 줄이는 실험을 진행한 결과, TTIP 의 양이 감소함에 따라 TiOx 막의 두께 역시 감소하는 것을 확인 하였다. 이 $TiO_x$ 막은 PFM 측정 시 voltage drop 이 일어나는 blocking 막으로 작용한 것으로 판단하였으며 이는 furnace $600\degC$ 조건의 샘플의 PFM 결과를 통해 확인 할 수 있었다. furnace $600\degC$ 조건의 경우 다른 조건일 때 보다 PbO 가 상대적으로 더 깊은 곳까지 침투하여 $TiO_x$ 와 반응을 일으킴으로써 마치 $TiO_x$ 막의 두께가 줄어드는 것처럼 작용한 것으로 판단된다. 이는 PFM 측정 시 방해 요소가 되는 $TiO_x$ 막의 두께가 줄어들면서 외부 field 에 따른 압전 특성이 잘 나타난 것이라 할 수 있다.
앞선 결과들을 통해 $TiO_x$ 막이 압전 특성에 악영향을 끼치는 것을 알 수 있었으며 메모리 소자 또는 데이터 기록 장치에 응용되기 위해서는 하부전극에 직접적인 접촉을 하고 있는 형태의 $PbTiO_3$ dot 을 제조하는 새로운 공정 법이 필요할 것으로 판단된다.
