Recently, the feasibility of Si Avalanche Photodiodes (APD) using a standard CMOS process has been demonstrated. The APDs compatible with CMOS circuits offer typical advantages of microelectronic devices like a small size, high reliability, high uniformity, low voltage, low power, etc. Thus, APDs are used in a variety of applications including biological, military, communication, and imaging applications.
In this thesis, Si APDs have been designed and implemented by using a standard $0.18\microm$ CMOS Logic Process. The main object of this research is to characterize the CMOS-compatible APDs and design the Active Pixel Sensor (APS) based on APDs.
Firstly to implement the APS using APDs, the performance of the fabricated APD using the STI guard ring structure is characterized by measurement and analysis of DC and Optical characteristics. The STI guard ring structure can prevent the premature edge breakdown and provide the dominant avalanche processes in APDs. This structure improves the fill factor and reduces the pixel size. However, the use of deep-submicron CMOS process results in very high levels of noise. Furthermore, the presence of STI and reduced annealing steps has been shown to have a great number of defects. Even so, the high responsivity of an APD can be the powerful advantage for high performance imaging applications.
In order to make the most of APDs for imaging applications, the Inverted Logarithmic APD-APS with a Negative Feedback is proposed. In this structure, the negative feedback provides stable constant bias to the avalanche photodiode and the inverted detection from the p-type of an APD is used in order to detect the photocurrent without the leakage from parasitic diodes.
To demonstrate the APS using an APD, the proposed Inverted Logarithmic APD-APS with a Negative Feedback is simulated and analyzed. Compare to the conventional logarithmic APS with a negative feedback, the proposed APD-APS has almost the same wide dynamic range of 110 dB and a higher pixel rate more than 20 times at a low illumination mainly due to the gain of an APD and the negative feedback operation. Thus, the proposed APS can reduce the image lag.
Consequently, the results of the proposed Inverted Logarithmic APD-APS show the potential for the wide dynamic range and high speed CMOS image sensor applications.
최근 standard CMOS 공정을 이용한 Si Avalanche Photodiodes (APD) 의 제작이 가능한 것이 밝혀졌다. CMOS 회로와의 집적 가능한 APD 는 다른 전자 소자와 같이 작은 크기와 높은 신뢰성 및 균일성, 그리고 낮은 전압 및 전력 소모를 가지는 장점이 있다. 이로 인해 APD 는 바이오, 군수용, 통신용 및 이미징 응용에서 다양하게 사용되고 있다.
본 논문에서는 0.18μm CMOS 공정을 이용하여 Si APD 의 설계 및 제작 하였다. 논문의 주된 목적은 CMOS 와 호환 가능한 APD 의 특성 분석 및 APD 를 이용한 Active Pixel Sensor (APS) 의 설계이다..
먼저 APD 를 이용하여 APS 를 구현하기 위해서 STI 가드링 구조를 이용한 APD 의 DC 및 광학 특성 분석을 진행하였다. STI 가드링 구조는 premature edge breakdown 을 줄여주며 APD 가 어밸런치 동작을 하도록 만들 수 있다. 특히 이 구조는 fill factor 를 높여주며 pixel size 를 작게 만들 수 있는 장점이 있다. 하지만 deep-submicron CMOS 공정을 이용하여서 노이즈가 큰 단점이 있다. 더욱이 STI 의 존재와 함께 줄어든 열처리 공정 단계로 인해서 defect 가 많은 것으로 알려져 있다. 그럼에도 불구하고 APD 의 높은 responsivity 로 인해 좋은 특성을 갖는 이미징 응용으로의 장점이 있을 수 있다.
이미징 응용을 위해 APD 의 장점을 극대화하기 위하여 Inverted Logarithmic APD-APS with a Negative Feedback 구조가 제안되었다. 이 구조는 피드백을 이용하여 APD 에 일정한 바이어스를 걸어줄 수 있으며 역으로 전류를 읽어내기 때문에 기생 다이오드에 의한 누설전류의 영향을 받지 않고 광전류를 읽어낼 수 있다.
APD 를 이용한 APS 의 가능성을 확인하기 위해 제안된 구조에 대한 시뮬레이션을 진행하였으며 분석하였다. 기존의 피드백을 가지는 logarithmic APS 와 비교해 볼 때 제안된 구조는 거의 유사한 110 dB 정도의 동작 범위를 지녔으며 낮은 조도에서 약 20배 이상의 높은 속도를 지니는 것을 확인할 수 있었다. 이는 APD 의 gain 에 의해서 나타나는 것이다. 따라서 제안된 구조는 logarithmic APS 에서 나타나는 image lag 을 줄일 수 있다.
결과적으로 제안된 구조는 넓은 동작범위를 가지면서도 높은 속도를 가지는 CMOS 이미지 센서 응용에의 가능성을 확인 할 수 있다.
