A resistive switching transistor (REST) structure is proposed for size reduction and low power operation of memory cell. The proposed structure is composed of a Ti gate interfaced with bi-layer gate dielectric, ZnO at a gate side and $SiO_2$ at a channel side, and a silicon channel with a source and drain. $Ti/TiO_2$ interface can be formed with annealing process on Ti/ZnO interface. The $Ti/TiO_2$ interface in the gate shows resistive switching and it leads to modulate threshold voltage. Particularly, resistive switching is enabled even at extremely low current flow due to the existence of the thin SiO2. Thus REST is attractive in aspect of low power memory operation.
반도체 소자의 발전에 따라 메모리 집적 기술 또한 발전해왔다. 오늘날 대표적인 비휘발성 메모리로는 플래쉬 메모리가 존재한다. 그러나 플래쉬 메모리의 전하를 기반으로 한 정보 저장이 소형화에 제약을 가지고 오기 때문에 저항 변화 물질과 같은 다른 현상을 기반으로 한 메모리가 연구 되고 있다. 저항 변화를 기반으로 한 메모리 응용을 위하여 저항 변화 가능한 $Ti/TiO_2$ 계면이 트랜지스터의 게이트와 게이트 절연막 사이에 삽입된 저항 변화 트랜지스터를 고안하고 이를 직접 공정하였다. 저항 변화 메모리의 응용을 위해 기존에 1D-1R 구조와 1T-1R 구조가 제안되어 있다. 저항 변화 트랜지스터는 1T-1R 구조에 비해 장점들을 가진다. 첫 번째는 단위 셀 면적이 감소한다. 이것은 정보 저장 장소인 트랜지스터 소자의 외부에 있는 저항을 게이트와 게이트 절연막 사이로 가지고 옴으로써 구조가 단순해지기 때문에 가능하다. 두 번째로는 낮은 전력이 소모된다. 이는 저항 변화 트랜지스터의 게이트 절연막 중 $SiO_2$ 에 의하여 쓰기와 지우기 동작시 전류가 거의 흐르지 않기 때문에 가능하다. 저항 변화 특성은 $Ti/TiO_2$ 계면에서 얻어지는데 이는 Ti/ZnO 계면에 어닐링 공정을 가함으로써 트랜지스터 내부에 형성하였다. 저항 변화 트랜지스터는 낮은 전압에서도 충분한 문턱 전압 변화를 일으키는 것을 확인하였다. 저항 변화 트랜지스터의 메모리 특성은 이전에 보고된 연구결과와 실험결과를 참조했을 때 산소 결핍층의 이동으로 이해될 수 있었다. 또한 저항 변화 트랜지스터는 여러 번의 동작에도 안정적으로 동작하며 비휘발성 메모리의 특성을 보였다.
