Recently, as new applications of thin-film transistors(TFTs), integrating TFTs into glass or plastic substrate as logic devices is attracting many researcher’s interest. In these applications there are also strong growing demands for low-cost, low-temperature-compatible CMOS technologies. One of the best examples for low-cost and low-temperature-compatible TFT technologies are oxide and organic TFTs. Oxide TFTs are attracting great attention due to their large carrier mobility in amorphous phase. But another material for p-type semiconductor is needed to make CMOS, because p-type oxide TFTs are rarely known. Because organic TFTs can be configured for both p-type and n-type TFTs, they can compensate oxide TFT’s insufficiency. Therefore organic/inorganic hybrid complementary TFT(CTFT) can be a good candidate for low-cost, low-temperature-compatible CMOS technologies for future electronics. In this study CTFT inverters with aluminum indium oxide(AIO) for the n-channel and pentacene for the p-channel is presented. The AIO channel layer is prepared via sol-gel route by simple solution processing and thermal annealing at $350\degC$, which is low enough to use with a glass substrate. In order to optimize the structure of AIO TFTs, the effect of carrier concentration, channel length and thickness on its characteristics are investigated by experimental results and SILVACO simulation. AIO TFT shows larger off & on-current and more negative on-voltage when carrier concentration gets higher, channel thickness gets thicker or channel length gets shorter. Proper AIO process conditions are selected based on this information. And by employing inverted staggered structure for AIO TFT and inverted coplanar structure for pentacene TFT, CTFT inverters are fabricated by conventional photolithography method. Our CTFT inverters show a voltage gain as large as ~23 when $V_DD$ is 15V, with low power dissipation. Clear inverting operation is observed at 50Hz of input signal frequency. By connecting five CTFT inverters rail to rail, a 5-stage ring oscillator is also fabricated, and clear oscillation is observed. The oscillation frequency of our 5-stage ring oscillator is 370Hz when $V_DD$ is 20V.
최근 박막트랜지스터의 새로운 응용으로써 박막트랜지스터(TFT)를 유리나 플라스틱 기판에 논리 회로로 집적화하는 기술이 많은 연구자들의 관심을 끌고 있다. 이러한 적용에 저가형, 저온 공정 가능한 상보성 금속 산화물 반도체(CMOS) 기술에 대한 필요성 또한 점점 커지고 있다. 저가형의 저온 공정 가능한 TFT 기술의 가장 대표적인 예로 산화물 TFT와 유기물 TFT를 들 수가 있다. 산화물 TFT는 비정질 상태에서도 큰 전하 이동도를 가질 수 있기에 큰 관심을 끌고 있다. 그러나 CMOS를 만들기 위해서는 p-type 반도체가 필요한데 p-type의 산화물 반도체는 거의 알려져 있지 않아서 p-type 반도체 물질로 다른 물질이 필요하다. 유기물 반도체는 p-type과 n-type 물질이 모두 있어서 산화물 반도체의 불충분한 부분을 채워줄 수 있다. 따라서 유기/무기 혼성 상보성 박막트랜지스터(CTFT)는 미래의 전자 장비를 위한 저가형, 저온 공정 가능한 상보성 금속 산화물 반도체의 좋은 후보가 될 수 있다. 본 연구에서는 Aluminum Indium Oxide(AIO)를 n-채널로, pentacene을 p-채널로 이용한 CTFT 인버터가 소개된다. AIO 채널층은 간편한 용액 공정으로 만들어 지는데 그 때의 어닐링 온도는 $350\degC$ 의 저온으로 유리 기판의 사용이 가능하다. AIO TFT의 구조를 최적화하기 위해, TFT의 특성에 대한 전하 농도, 채널 길이, 채널 두께의 영향이 실험 결과와 SILVACO 시뮬레이션을 통해 연구된다. AIO TFT는 전하 농도가 커질수록, 채널 두께가 두꺼질수록, 채널 길이가 짧아질수록 더 큰 off와 on 전류, 음의 on 전압을 가지는 모습을 보여주는데 이 정보들을 바탕으로 적합한 AIO 제작 조건이 선택된다. AIO TFT에는 하부 전극, 상부 전기 접촉 구조, pentacene TFT에는 하부 전극, 하부 전기 접촉 구조를 사용한 CTFT 인버터가 통상적인 포토리쏘그라피 방법으로 제작된다. 우리의 CTFT 인버터는 VDD가 15V일 때 23의 전압 이득과 작은 전력 소모를 보여주며 50Hz의 입력 신호 주파수에서 깨끗한 반전 동작이 관찰된다. 5개의 CTFT 인버터를 서로 연결하여 5단 링오실레이터 또한 제작되며 깨끗한 오실레이션 동작을 보여준다. 5단 링오실레이터의 오실레이션 주파수는 VDD가 20V일 때 370Hz이다.
