Power-gated circuits suffer from rush current when they wake up. The rush current is very large if all switch cells are turned on at the same time, even larger than maximum switching current, which forms the basis of power network design. The wakeup scheduling problem is to determine the time each switch cell is turned on (turn-on time) such that the total rush current is kept below the maximum rush current that is allowed and the wakeup delay is minimized. Since there are finite number of switch cells that can be scheduled, we propose to determine signal slew in addition to turn-on time, so that we attain a capability of fine-tuning the rush current. The determined slew and turn-on time are then accurately realized through a method to synthesize sleep signal network, which we also propose. The proposed algorithms are integrated into a complete design flow from a power-gated netlist down to layout. Experiments in 1.1 V, 45-nm technology demonstrate that the wakeup delay is reduced by 76% on average compared with 2-pass turn-on, which is widely used in industry, and by 14% compared with state-of-the-art scheduling method.
파워 게이팅을 적용한 회로들은 활성화시 순간적인 돌입 전류가 발생하게 된다. 모든 전류 스위치가 한번에 활성화될 경우에 최대 스위칭 전류보다 돌입 전류가 더 큰 경우가 존재하는데, 최대 스위칭 전류에서 동작하도록 설계되는 전력 네트워크에서 이 때 문제가 발생할 수 있다.
Wakeup 스케쥴링은 전체 돌입 전류를 정해진 최대 돌입 전류보다 적게 유지 하면서 전체 활성화 시간이 최소가 되도록 각 전류 스위치가 켜지는 시간을 결정한다.
스케쥴링이 가능한 전력 스위치는 한정되어 있기 때문에 본 연구에서는 켜지는 시간뿐만 아니라 슬루까지 조절하여 돌입 전류의 미세 조정이 가능하도록 하였다. 이후 결정된 켜지는 시간과 슬루는 본 연구에서 제안하는 sleep 신호 네트워크 합성 방법을 통해서 정확히 구현이 된다. 제안된 알고리즘들은 파워 게이팅이 적용된 netlist부터 시작하여 최종 레이아웃에 이르는 완전한 design flow에 포함이 된다. 1.1V, 45-nm 공정에서의 실험 결과, 활성화 시간은 산업 전반적으로 활용되는 2-pass turn-on 방식에 비해 평균적으로 43% 감소하며, 최신 스케쥴링 연구에 비해서 13% 감소한다.
