In recent, ultra-wideband systems have been presented as an emerging solution to wireless communication applications requiring high data rates over short distances. The purpose of UWB systems is to provide a specification for a low-cost, low complexity, low power, and high data rate wireless connectivity among devices within personal area. Although the characteristics of the UWB system have been widely reported, there are still many challenging issues which muse be improved. Especially, the design of low power transceiver is one of the important problems in battery-powered portable device applications and wide-bandwidth characteristic more than 7.5 GHz is also challenging issues in UWB system design.
This thesis concentrates on the design and implementation of power reduction and wideband receiver front-end for UWB applications. The focus is on the solution of challenging issues; a low power design, an ultra-wide bandwidth, a fast frequency hopping design, and a linearity issue of UWB receiver.
At first, UWB direct-conversion architecture is proposed with considering the DC offset canceling technique, single-to-differential conversion, and improvement of receiver linearity. Additionally, sub-band generator architecture for fast frequency hopping is presented and summarized the spur characteristics in all frequency bands using this topology. According to the receiver architecture the link budget of UWB system is presented. In addition, several receiver specifications such as noise figure, linearity, dynamic range, low pass filter, and phase noise of LO signal are proposed. And then, each stage specification of receiver is suggested.
Next, an UWB RF receiver front-end IC has been presented. This chip consists of the LNA with interferer rejection, the down-conversion mixer, and the low pass filter. The proposed LNA utilizes a common-gate topology with active notch filter. The maximum gain of 13.3 dB and the minimum noise figure of 5.2 dB are achieved with interferer rejection of 10 dB at 5.2 GHz. The down-conversion mixer adopts a single-balanced mixer with LO canceller for reducing power consumption and easily implementing single-to-differential conversion. The wideband tunable active RC low pass filter is implemented to eliminate the spurious signals. This receiver consumes a total current of 43.1 mA from a supply of 1.8 V.
At last, a fully integrated $0.13-\microm$ CMOS receiver for UWB applications is implemented. This receiver enables 8 bands of operation covering 3.1 to 9 GHz. The system, based on the Multi Band OFDM Alliance (MBOA) standard proposal, consists of a direct-conversion receive chain. The average conversion gain and input P1dB are 67.3 dB and -25.4 dBm, respectively. Fabricated die has been bonded and molded on PCB for characterization. The chip dissipates 48 mA from 1.2-V power supply.
단거리에서 초고속, 대용량 데이터를 무선으로 전송 하고자 하는 초광대역 (UWB) 기술이 제안되었으며, 초광대역 시스템을 휴대장비와 같은 Hand-held 장치에 응용하기 위해서는 저가격, 저전력소모의 RF 송수신단 설계가 반드시 필요하다. 현재까지 UWB 시스템의 특성이 많이 알려 졌지만 저전력 설계, 7.5 GHz 대역폭을 갖는 광대역 설계, 상대적으로 큰 전력을 송신하는 무선랜에 의한 수신단의 고선형성 설계, 스위칭 시간이 9.5 ns 이내인 고속 주파수 합성기 설계 등이 UWB 시스템 설계에서 해결 해야 할 문제로 남아있다. 이와 같은 문제점들을 해결 하기 위해 본 논문에서는 먼저 UWB RF 수신단 구조를 제안하고, 이 구조를 이용하여 DC offset을 제거하고, Single-to-differential 변환을 쉽게 구현하고, 전력소모를 줄이면서 UWB수신단에 입력되는 5 GHz 대역의 무선랜 신호를 줄이면서 수신단의 선형성을 향상 시키는 방법을 제시하였다. 또한 고속 스위칭 시간을 만족하면서 3.1 $\sim$ 10.6 GHz의 광대역 로컬 신호를 발생하는 주파수 합성기 구조를 제안하였다. 제시된 UWB RF수신단 구조를 기본으로 한 수신단의 잡음지수, 큰 inteferer 입력시의 선형성, dynamic range의 규격을 계산하였고, 기저대역 low pass filter (LPF) 규격과 로컬의 위상잡음지수 규격을 제시하였다. 이와 같은 수신단 성능 요구 규격에 적합한 수신단 각 블록의 규격을 계산하여 이 블록의 규격에 맞는 블록 회로 설계를 할 수 있도록 하였다.
다음으로, $0.18-\mum$ CMOS 공정을 이용하여 UWB RF 수신기 전단 집적회로를 설계하였다. 수신기 전단은 간섭 제거 기능을 가지는 저잡음증폭기, 로컬신호 제거 기능을 갖는 하향 Single-balanced믹서, 광대역 Active RC LPF로 구성되었다. 제안된 저잡음증폭기는 첫째단을 광대역 입력 정합 특성을 갖는 공통게이트 구조로 설계하였으며, 부하단은 3 GHz의 저주파 대와 9.5GHz 이상의 고주파 대에서 서로 다른 공진 특성을 갖도록 듀얼 공진 부하 구조로 설계하였다. 5 GHz 대역 무선랜 신호의 간섭을 줄일 수 있도록 둘째단에 notch filter를 설계하였고, notch filter에 의한 저잡음증폭기의 잡음지수가 감쇄되지 않도록 첫째단 보다는 둘째단에 배치하였으며, notch의 중심주파수와 대역을 조절할 수 있도록 active 형태로 설계하였다. 측정된 저잡음증폭기는 최대 이득 13.3 dB, 최소 잡음지수 5.2 dB의 특성을 나타내며 5.2 GHz 대역에서 10 dB의 간섭제거 특성을 보인다. 하향 믹서는 전력소모를 줄이고, single-to-differential 변환기를 별도로 설계하지 않도록 single-balanced 구조를 채택하였고, single-balanced구조에서 가장 큰 문제점인 LO leakage에 의해 믹서 다음 단이 포화되는 것을 방지하고자 광대역 band pass filter를 설계하여 differential LO 신호를 출력에서 제거할 수 있도록 하였다. 로컬신호 제거 특성을 갖는 single-balanced 믹서는 각 로컬 채널별로 5.1~16.2 dB의 로컬신호 제거 특성을 나타내며, LPF의 입력 P1dB인 -16 dBm 보다 작은 LO 신호가 LPF의 입력으로 전달되도록 하였다. 기저대역 LPF는 cut-off 주파수를 조절할 수 있도록 3x8 디코더를 설계하였으며, 광대역과 선형성을 좋게 하도록 active RC 구조로 설계하였다. 광대역 주파수 조절 가능한 LPF는 252 MHz 이상의 주파수 특성을 가지며 4 ns이하의 group delay variation을 나타낸다. 수신기 전단은 1.8-V 공급전압으로 43.1 mA의 전류를 소모하며, 231 MHz의 cut-off 주파수, 그리고 $\plusmm1.8 dB$의 평탄도 특성을 나타낸다. 본 수신기의 전력소모는 동일 CMOS 공정을 사용하여 제안한 선행연구에 비해 40% 이상의 감소효과를 나타낸다.
마지막으로, 저전력 소모 및 저전압 구동용0.13-um CMOS 공정을 이용하여 3.1에서 9 GHz까지 동작하는 UWB RF 수신기를 설계하였다. 수신기는 dynamic range를 크게 하기 위해서 저잡음증폭기, 하향믹서, 가변이득증폭기 (PGA)로 구성되었으며 저잡음증폭기는 광대역설계가 가능하고 잡음지수 특성이 좋은 shunt-series 피드백 구조로 설계하였다. 하향믹서는 공급전압이 1.2-V로 낮아서 낮은 전압에 따른 전압 headroom 문제를 해결하기 위해서 folded-cascode 구조로 설계하였고, 믹서의 trans-conductance 단은 입출력 격리를 좋게 하기 위해서 공통게이트 트랜지스터를 추가로 설계하였다. 광대역, 가변 이득을 갖는 PGA는 캐스코드 차동증폭기 입력단, 광대역, 저전압 동작을 위한 active load, 그리고 일정한 common-mode 전압을 위한common-mode feedback (CMFB)으로 설계하였다. 제작 되어진 수신기는 67.3 dB의 평균 변환이득을 나타내며, 입력 P1dB 는 -25.4 dBm의 특성을 보인다. 수신기 칩은 본딩과 몰딩을 이용하여 PCB 상에서 측정을 하였으며, 전체 전류 소모는 1.2 V 공급전압에서 48 mA 정도이다. 부록에서는 수동소자인 캐패시터만을 추가하여 전압제어발진기의 Q-factor를 향상 시키고, 위상잡음 특성을 개선 시키는 캐스코드 연결의 전압제어발진기를 설계하고 측정하였다.
이와 같이 본 논문에서는 초광대역 RF 수신기를 설계하는 것에 대한 문제점들을 제시하고, 이 문제를 해결하는 방향과 그 해결책을 회로로 직접 구현하여 향후 UWB 시스템에 적용할 수 있도록 하였다.
