With the increasing demand for high quality TV service, digital television (DTV) is replacing the conventional analog television. DTV tuner is one of the most critical blocks of the DTV receiver system. The trend to implement DTV tuner is achieving small size and low power consumption. Advanced CMOS technology is a good solution to integrate to realize low cost CMOS DTV tuner and CMOS frequency synthesizer is key building blocks in DTV tuner.
This dissertation is mainly focused on the analysis and realization of CMOS fractional.N frequency synthesizer for DVB-H and T-DMB mobile DTV tuner systems. In addition, a brief review of conventional VCO and PLL is provided, and design techniques of the DTV fractional-N frequency synthesizer are investigated. Multi-Mode CMOS fractional-N frequency synthesizer is implemented by CMOS 018$\microm$ technology. A fully-integrated CMOS voltage controlled oscillator is included to generate local oscillator signals which cover wide frequency range, 170MHz~ 240MHz (VHF) and 460~870MHz (UHF), 1452~1492MHz/ 1670~1675MHz (L-band). To improve phase noise performance of the frequency synthesizer, a source damping resister is adopted in VCO design. For high speed and wide band operation, divider chains are exploited, and MESH type $3^{rd}$ order delta sigma modulator is developed for low phase noise and fast switching time.
The measurement result shows that in-band phase noise is less than -90dBc/Hz and out-band phase noise at 1.25MHz offset is less than -130dBc/Hz over whole frequency band. The calculated integrated phase noise of the synthesizer is about -44dBc. The frequency synthesizer fully covers various frequency band for VHF and UHF band while dissipating from 20mA to 30mA at 1.8V supply. The overall performance of the implemented fractional-N frequency synthesizer is satisfied for the DVB-H, T-DMB and ISDBT standards.
최근 Mobile Digital TV 에 대한 시장의 요구가 증대됨에 따라, T-DMB, DVB-H 및 ISDBT Tuner 설계에 대한 연구 및 개발이 활발히 이루어지고 있다. 특히 저전력 고 집적화된 CMOS DTV Tuner 에 대한 수요가 증대됨에 따라, 본 연구에서는 T-DMB/DVB-H Dual-Band 및 ISDBT 규격을 만족하는 단일칩 Tuner IC 를 개발하였다. 현재 표준화된 T-DMB 는 VHF 의 Band III 대역인 170 ~ 240MHz, L-Band 1.452~1.492MHz 까지를 포함한 주파수 대역을 지원해야 하며, DVB-H 는 UHF 대역 470~860MHz, L-Band 1.670~1.675GHz 를 포함한 주파수 대역을 지원해야 한다. T-DMB/DVB-H 모두 OFDM 변조 방식을 사용하고 있으며, 대역폭은 T-DMB 가 1.536MHz, DVB-H 가 5/6/7/8MHz 이다. 전력소모 및 수신신호의 성능 측면에서 CMOS Tuner IC 의 성능을 가장 크게 좌우하는 것은 주파수 합성기이며 본 논문의 연구는 고성능 저전력 주파수 합성기 설계에 집중되었다.
CMOS 주파수 합성기 설계 분야는 다양한 규격의 수신 IC 개발에서 성능을 향상 시키기 위해 국 내외적으로 많은 연구와 개발이 이루어 지고 있는 분야이다. DVBH/ T-DMB 용 주파수 합성기는 다양한 Channel 의 폭 (6/7/8MHz)을 지원하고 inband 의 저잡음 성능을 위해 위해 Fractional-N PLL 로 설계하였다. 또한 Reference Spur 및 안정적인 의 향상 등을 European UHF 대역과 L-band 를 커버하기 위해 높은 주파수와 광대역에서 안정적인 Fractional-N 분주 출력을 얻기 위해 MESH type 의 3 차 $\delta\sigma$ modulator 를 사용하였다. 이는 Tuner IC 가 가져야 하는 휴대 이동성을 위한 빠른 속도의 전환 시간 (Fast Switching Time)을 가능하게 할 것이다. 전체 주파수 합성기는 Fractional-N PLL 과 더불어 I/Q 의 국부발진 신호를 얻기 위해 다수의 고속 주파수 분배기를 이용해 국부발진 신호 생성기 (Local Oscillator Signal Generator) 그리고 광대역의 주파수 출력을 커버하기 위해 3 개의 VCO 를 이용하여 설계하였다.
주파수 합성기의 가장 주요한 성능지표중의 하나인 위상잡음(phase noise) 성능은 Tuner 전체 성능에 큰 영향을 주며 위상잡음의 개선을 위해서 VCO 와 PLL 의 구조를 최적화하여 설계하였다. CMOS VCO 에서 나타날 수 있는 1/f 잡음의 공진주파수 천이현상은 VCO source damping 저항을 삽입하여 효과적으로 억제할 수 있으며, 공통 잡음은 가변 커패시터 differential Tuning 으로 제거할 수 있음을 증명하였고 이를 Tuner VCO 설계에 반영하였다.
본 연구의 휴대 DTV 용 주파수 합성기 및 전압제어 발진기의 IC 구현을 위해 CMOS 018$\microum$ 공정으로 제작되었으며 주파수 합성기의 측정결과 VHF, UHF, Lband를 전체적으로 커버하는 광대역 주파수 출력을 얻었으며 주파수 합성기의 위상잡음 특성은 전체 주파수 범위에 1.25MHz Offset 주파수에서 -132dBc/Hz~- 128dBc/Hz 범위의 위상잡음특성을 나타내었으며 Offset 주파수 100KHz 이내에서는 약 -92dBc/Hz~-108dBc/Hz 정도의 위상잡음 특성을 나타내었다. 이를 신호대역 폭만큼 적분하여 산출된 위상잡음 값은 44dBc 였으며 DVB-H 규격에서 주어진 33dBc 보다 향상된 값이었다. 그리고 전체 주파수 합성기의 전력소모량은 각 대역 별로 약 20~30mW 정도로 측정되었다. 결론적으로 본 연구에서 제작된 DTV Tuner IC 용 CMOS 주파수 합성기는 위상잡음 특성이 DVB-H 규격에서 요구하는 전체적인 기준을 만족하며 UHF 와 VHF 를 동시에 만족하는 점에서 의미가 있다고 할 수 있다.
