UWB supports high data rate, so the architecture is considered normally for parallel operation. One of the high computation complexity modules is FFT/IFFT. To implement that FFT/IFFT module, parallel datapath is used, and parallel multiplication operation is fulfilled. This paper propose fine implementation methodology for the multiplier based on shifting and adding inputs, which called $\It{constant unit}$, and sharing adders needed the constant units for each datapath.
2000 년대 무선 통신 기술의 급격한 발달로 인해 주파수의 효율적인 사용이 반드시 필요하게 되었다. 이를 해결하기 위한 차세대 무선 통신 기술들이 소개되어왔다. 그 중 UWB 는 광대역에 낮은 파워의 신호를 발생시킴으로 다른 신호에 간섭을 주지 않고 자신의 신호는 복원해낼 수 있는 기술이다. 광대역을 사용하는 것으로 인한 풍부한 데이터 전송률과 낮은 파워의 신호로 인한 단거리 전송 등의 특징에 의해 WPAN 에 적합한 기술로 각광 받고 있다.
UWB 통신 모듈의 하드웨어 구현에 있어 가장 복잡도가 있는 부분이 FFT/IFFT 모듈인데, 이것의 효율적인 구현에 많은 연구가 있어왔다. 128-point FFT 를 위해 radix-2, radix-8, 그리고 radix-8 로 이어지는 세 단계의 연산이 알고리즘 레벨에서 최상으로 여겨진다. 왜냐하면, 첫 단계에 radix-2 연산을 사용함으로 인해 128 개의 샘플 중 절반만 저장한 뒤 시작할 수 있다는 장점이 있고, 이후 두 단계의 radix-8 연산은 복소수 곱셈 연산의 숫자를 줄일 수 있기 때문이다.
그리고 FFT/IFFT 의 경우, 그 승수가 일정 개수로 정해져 있기 때문에 일반적인 복소수 곱셈기를 쓰는 것보다 몇 개의 shifter 와 덧셈기를 이용하여 구현하는 것이 면적 면에서 이득이다. 이에 따라 몇 개의 shifter 와 덧셈기로 구현된 constant multiplier 세트를 준비해놓고 스케쥴링에 맞게 적절히 입력과 출력을 다중화하는 방법, modified constant multiplier, 가 제안되었다.
본 논문에서는 modified constant multiplier 내의 9 개의 constant multiplier set를 다 구현하지 않고, 각 데이터패스마다 필요한 constant multiplier 만을 위한 shifter 를 준비하여 입력신호로 다중화하고 덧셈기들은 공유한다. 이로 인해 덧셈기들의 사용 효율이 4/9 에서 1 로 대폭 증가함과 동시에 적은 개수가 덧셈기가 소요 되고 칩 상에서의 면적이 되었다. 결론적으로 modified constant multiplier 기법을 사용하는 기존 논문에서는 총 4.48 개의 복소수 곱셈기가 사용되고, 본 논문에서 제안하는 방법으로는 3.30 개의 복소수 곱셈기가 사용되어 27%의 면적감소효과를 얻었다. 동작속도 면에서도 3.3%의 이득 얻었다.
