This thesis presents a backgate coupled QVCO with current reused structure, and complementary cross-coupled differential Colpitts VCO and QVCO. The formally proposed QVCO not only dissipates significantly lower power but also improves 1/$\It{f}^{3}$ close-in phase noise, compared to the conventional QVCO. For verification of the suggested idea, the proposed QVCO designed for 2 GHz operation based on a 0.18-$\mum$ CMOS technology. Measurements show -102 and -124 dBc/Hz at 100-kHz and 1-MHz offset, respectively, while dissipating a total current of 1.74 mA from a 1.25-V supply.
The latterly proposed VCO is substituted gm-boosted Colpitts oscillator for the cross-coupled N-MOS switching pair in the conventional complementary cross-coupled differential LC-VCO. By reducing of supply voltage and providing high negative conductance at the given current consumption, the proposed VCO is possible to make low power design. A 1.8-GHz VCO and P-QVCO, adopting the proposed topology, are implemented in 0.25-$\mum$ CMOS technology. From the measurement result, the fabricated VCO and QVCO shows phase noise of -116.8 and -117.7 dBc/Hz at 1-MHz offset while dissipating only 0.4 and 1.1 mA from 0.9-V supply, respectively.
최근 이동통신 기술에 대한 시장의 요구가 증대됨에 따라, 저렴하고 크기가 작으면서 다양한 규격의 기술들을 하나의 칩에 집적화 하려는 노력이 이루어 지고 있다. RF와 Analog 단에서의 CMOS Process의 사용은 디지털회로와 함께 하나의 칩으로 집적화(SOC, system on chip)시키는 것을 가능하게 하였고 이는 Low cost 요구의 증대와 더불어 이를 실현하기 중요한 대안으로 떠오르고 있다. 또한 다양한 표준의 집적화에 따라 저전력 송수신 회로 설계에 대한 연구 및 개발은 IC 설계의 중요한 흐름으로 자리잡고 있다. 이 가운데 전압제어 발진기는 다른 블록에 비해 전력소모가 크기 때문에 고성능을 유지하면서도 전력소모량을 낮추기 위한 연구가 활발히 진행되고 있다. 본 논문에서는 부성 저항을 키우는 차동 Colpitts 발진기 구조를 기존의 상보형 전압제어 발진기에 접목시킴으로써 저전력 전압제어 발진기 회로 설계를 가능하게 하였다. CMOS 025um 공정을 이용하여 구현한 결과 차동 전압제어 발진기의 경우 1MHz offset 주파수에서 -116.8 dBc/Hz의 위상 잡음을 얻기 위해 오직 360$\muw$의 전력만을 소모하였으며, 4위상 전압제어 발진기의 경우 -117.7 dBc/Hz의 위상 잡음을 얻기 위해 1mW의 전력을 소모하였다. 또한 논문 에서는 직접변환방식 RF 송수신기 구조와 이미지 신호 제거 합성기 회로에 의해 요구되고 있는, 새로운 저전력 저잡음의 4위상 전압제어 발진기 설계를 제안하였다. 제안된 4위상 전압제어 발진기는 백게이트 터미널을 통하여 신호를 커플링 시킴으로써 기존의 구조에 비해 저주파 위상 잡음의 특성을 개선시켰고, 전류를 재사용하는 차동 발진기 구조를 적용시켜 전력 소모를 줄였다. CMOS 018um 공정을 이용하여 구현하였으며, 측정 결과 100KHz offset 주파수에서 -102 dBc/Hz의 위상잡음을 나타냈으며 전력 소모량은 2.2 mW였다.
