본 논문에서는 CMOS 기술의 발전으로 인한 전원전압의 감소에 적합한 저전압 SiGe HBT 상향 주파수 혼합기와 저전압 저전력으로 구동되는 새로운 구조의 single-balanced CMOS 하향 주파수 혼합기를 제안한다. 최근 CMOS 기술의 발전은 디지털, 아날로그 및 고주파 회로를 하나의 칩에 구현 가능하게 하며 이러한 방향은 칩 사용면적과 전력소모를 크게 줄이는 장점이 있다. 하지만 CMOS 기술의 발전에 따른 전원전압의 감소는 선형성문제와 같은 회로의 성능저하를 유발한다. 보통 전원전압이 최대 전압의 스윙을 결정하는데 낮은 전원전압으로 인한 최대 전압의 스윙이 제한을 받기 때문이다.
첫번째로, SiGe 상향 주파수 혼합기는 입력신호가 트랜지스터쌍의 베이스단에 들어가는 단층 트랜지스터 구조이므로 전원전압을 크게 낮출 수 있다. 이러한 구조는 낮은 전원전압으로 인한 부하의 전압 스윙폭의 제한을 받지 않고 1.2V 에서 동작할 수 있다. 성능 측정을 위해서 테플론 기판으로 PCB 를 제작하였고 180 도 위상차를 갖는 신호를 만들기 위해서 rat-race 방식과 상용 트랜스퍼머를 이용하여 PCB 위에 제작하였다. 전체 13.2mW 의 전력을 소비하며 4.2dB 이 변환이득, -6dBm 의 input P1dB, 31dB 보다 큰 LO to RF isolation 를 갖는다. 패드를 포함한 칩 사이즈는 0.96 $\times$ 0.92$mm^{2}$의 면적을 갖는다. 두 번째로, 저전압, 저전력으로 동작하는 single-balanced 하향 주파수 혼합기를 제안한다. 사용전류를 줄이기 위해서 PMOS 주파수 혼합기 셀을 NMOS 주파수 혼합기 셀위에 디자인하여 전류를 재활용 했다. 또한 전원전압을 낮추기 위해서 부하 저항을 사용하지 않고 기본 셀의 active 부하를 사용했다. 이러한 구조는 저항에 걸리는 전압을 제거하여 전원전압을 낮출 수 있고 10kohm 정도의 큰 부하를 만들 수 있어 높은 변환이득을 가지게 한다. 따라서, 선형성 문제 없이 전원전압을 1.5V 이하로 낮출 수 있다. 변환이득이 LO 전력에 직접적으로 비례하여 LO 전력에 따라서 변환이득이 18dB 정도의 변화 범위를 갖는다. 또한 -15dBm 정도의 LO 전력을 필요로 하므로 VCO 의 전력이 작아도 전력을 보상하는 버퍼없이 사용 가능하므로 수신단 전체의 전력소모를 줄일 수 있다. 성능 측정을 위해서 테플론 기판으로 PCB 를 제작하였고 180 도 위상차를 갖는 신호를 만들기 위해서 rat-race 방식의 벌룬을 PCB 위에 제작하였다. 전체 1.8mW 전력을 소모하며 LO 전력에 따라서 (-20dBm - 10dBm) 5dB 에서 15dB 의 변환이득을 갖는다. 또한 -20dBm 의 LO 전력을 가질 때 -4dBm 의 input P1dB, 4dBm 의 input IP3 를 갖는다. 패드를 포함은 전체 칩 사이즈는 0.77 $\times$0.81$mm^{2}$ 이다.
본 논문에서 제안된 두 가지 주파수 혼합기는 각각 새롭게 제안된 저전압 회로구조를 가지며, RF 회로들의 SoC 뿐 아니라, 아날로그, 디지털회로와의 고집적 저전압 SoC 적합한 구조이다.
