In this dissertation, the super-iterative LDPC-coded MIMO-OFDM system is analyzed, designed and implemented as a target system. The receiver performance and the low-power designing techniques are summarized and applied. Based on the Monte-Carlo simulation results, the throughput of the target system is evaluated for different system parameters such as the modulation order, number of antennas, and receiver configurations. The receiver configurations including the MIMO detection scheme, LDPC decoding scheme, and number of iterations are analyzed. The simulation results show that the throughput can be enhanced when the modulation order grows with a SNR at the receiver side and a larger number of antennas are utilized. Furthermore, it is found that using iterative detection and decoding with sufficiently large number of iterations, more than 4 iterations, increase the throughput.
The extracted parameters by system simulation are applied to actual hardware design. Moreover, the low-power digital hardware design techniques, such as clock gating, operand isolation, and low-power cell replacement, are analyzed and applied to the designed system. By these techniques, total power reduction of 80 % is achieved.
LDPC 코드와 다중안테나를 이용한 OFDM이 결합된 시스템에서 수신성능을 향상시키기 위한 Super-iterative 방식이 분석되고, 이 분석을 바탕으로 하드웨어로 설계되고, FPGA 플랫폼에 실장 되어 테스트가 진행되었다. 특히 수신기의 성능에 대한 분석이 몬테까를로 시뮬레이션 방식에 의해서 다양하게 정리되었고, 저전력 설계를 위한 여러 가지 기술들이 적용되었다. 변조 방식, 안테나의 개수, 수신기의 구조 등 여러 시스템 파라미터가 최상의 시스템 성능을 내기 위하여 어떻게 묶여서 돌아갈 수 있는지가 시스템 시뮬레이션에 의해서 분석되었으며, 다중입출력(MIMO: Multi-Input Multi-Output) 수신 방식을 포함하여 LDPCC의 복호 방법, 반복회수에 대한 내용이 비교분석 되었다. 분석 결과 수신기에서 높은 신호대잡음비(SNR)를 가지는 영역에서는 고도의 변조방식이 사용될 때, 더 많은 안테나를 사용할 때 시스템의 효율이 더 좋아짐을 확인하였다. 특히 충분히 많은 회수로 반복적인 정류 및 복호를 수행할 때 시스템의 수신 효율이 높아짐을 알 수 있다.
이러한 시뮬레이션에 의한 분석을 기반으로 하드웨어로 설계를 진행하였다. 이때 무선시스템에서 보다 낮은 전력을 소모하도록 하기 위하여 클럭게이팅, 피연산자 격리와 같은 설계 기법이 적용되었고, 아울러 임계경로가 아닌 경로에 포함된 소자들은 임계시간을 넘지 않는 범위에서 다소 느리게 동작하지만 전력 소모가 적은 소자로 대체하는 기법을 추가로 적용하였다. 이러한 방법에 의하여 처음 설계되었던 하드웨어 설계로부터 최대 80% 정도의 전력 소모를 획기적으로 줄일 수 있었다.
