서지주요정보
Design of a 1.25Gb/s burst mode optical receiver by AC-coupled architecture for ethernet PON system = AC-coupled 방식을 사용한 1.25Gb/s급 ethernet PON용 버스트 모드 광 수신기 설계
서명 / 저자 Design of a 1.25Gb/s burst mode optical receiver by AC-coupled architecture for ethernet PON system = AC-coupled 방식을 사용한 1.25Gb/s급 ethernet PON용 버스트 모드 광 수신기 설계 / Hyun-Su Ko.
저자명 Ko, Hyun-Su ; 고현수
발행사항 [대전 : 한국정보통신대학교, 2005].
Online Access 원문보기 원문인쇄

소장정보

등록번호

DM0000587

소장위치/청구기호

문지도서관2층 학위논문

ICU/MS05-71 2005

SMS전송 소장위치

도서상태

이용가능

대출가능

반납예정일

초록정보

In this thesis, a 1.25Gb/s ac-coupled burst mode optical receiver that can be applied in the Ethernet Passive Optical Network (PON) system, is designed by AC-coupled architecture. The designed receiver has the features of automatically controllable preamplifier and temperature independent bias circuit etc. Most of all, the important function of the receiver is that it operates by ac-coupled architecture as a burst mode receiver with a small coupling capacitor. Without two disadvantages of conventional DC-coupled receiver, which are the offset and reset, as a burst mode receiver, the designed receiver has a guard time meeting EPON standard with special code and wide dynamic range of 21dB. Optical line termination (OLT)) receiver designed by using 0.35$\mum$ CMOS technology meets the standard of This thesis describes a design of CMOS RF front-end receiver for the MB-OFDM UWB receiver, which can provide up 480 Mbps data-rate in short range. In the thesis, the fundamentals of the design of RF circuits are introduced, and design techniques of wideband amplifier are intensively presented. Also, we will introduce the mixer design based on conventional design technique. First, wide simultaneous noise and input matching technique is introduced. With 3~5 GHz wide band noise matching can lead to improve the noise performance compare to previous arts. The noise figure of proposed 3~5 GHz SNIM LNA shows sufficient input matching, enough gain and constant low noise performance. Decreased noise performance, due to the low quality factor of on-chip inductor, can be solved by recent technology including thick top metal on-chip inductor. Proposed SNIM LNA is implemented by TSMC 0.18$\mum$ and IBM 0.13$\mum$ foundry for comparing on-chip inductor effect. In 0.18$\mum$ case, the measurement NF, 3.5~4.5dB, is similar with simulation result. In 0.13$\mum$ case, simulation result with on-chip inductor shows 1.5~2.2dB noise performance which is strongly low enough. The power consumption is 4.5mA and 4mA from 1.8V and 1.5V supply, respectively. Second, an ultra-wide band low noise amplifier that adopts a common-gate topology as a first stage is presented. The common-gate/cascode two-stage amplifier is optimized for 3 to 10GHz full band UWB application. The design based on 0.18 $\mum$ CMOS technology shows 1 ~ 11 GHz input matching, 3 ~ 11.5GHz gain bandwidth with maximum gain of 14dB, and the noise figure of 3.7~ 2.7 dB over the frequency band of 3 ~ 11 GHz while dissipating 4.4mA from 1.8V supply. Third, direct conversion mixer for UWB receiver is introduced with simulation result only. This mixer is focused on the linearity improvement which is generated from device mismatch and then it is measured as an integration block with SNIM LNA. The conversion gain is 12~13 dB in each whole band and flatness in each band is around 0.7dB. The NF is 11.7 ~ 12.6 dB and IIP3 is -2.6 ~ -4.5 dBm while IQ mixer power consumption is only 10.5mA from 1.5V supply. Finally, a proposed RF front-end UWB receiver, which consists of a low noise amplifier and quadratrue down-conversion mixer, is implemented using 0.13 $\mum$ CMOS technology. The proposed RF front-end receiver supports three bands (3432, 3960, and 4488 MHz) as mandatory mode in the UWB radio. The low noise amplifier, in the RF front-end receiver, provides not only high gain and 50 ohm wideband input matching but also low noise figure over 3 ~ 5 GHz frequency range. To achieve wide low noise figure, two on-chip inductors are needed in front of the amplification stage. However, those inductors do not lead to decrease the noise figure because of high quality factor value provided by 0.13 $\mum$ process. The quadratrue double balance mixer, which is the major block of nonlinearity contribution in the receiver, is focused on reducing process variation that can lead even-order distortion. Inter-stage capacitance, which is inserted between the drive stages and switching stage, can remove the low frequency $2^{nd}$ order component generated by mismatch of the drive stage. Because supply voltage is not high, to increase the output swing range switching stage consists of pmos transistor. Also, pmos transistor helps to reduce flicker noise contribution. For measurements, three-stage poly-phase filter is also implemented to achieve more accurate quadrature LO signals. The RF front-end shows measured power gain of 23 dB and flatness of less than 3 dB for all three bands. Simulated noise figure at 3 MHz (highest value in three bands) is 5.8 dB, and IIP3 is -18.5 dBm for input two-tones with 50 MHz offset. The LNA and quadrature I/Q down-conversion mixer consume 4.8 mA and 11 mA from a 1.5V supply, respectively. "IEEE 802.3ah Ethernet in the first Mile". The receiver has the designed specifications of-27dBm sensitivity,-6dBm overload, 1.08GHz bandwidth of whole receiver and 4.5 $\It{pA/\sqrt{Hz}}$ equivalent input noise at 1.25Gb/s input signal in the simulation.

본 논문에서는 최근 광 가입자 망의 대안으로 유력하게 대두되고 있는 Ethernet PON 시스템에서 필요로 하는 기가 비트급 버스트 모드 광 수신기 설계에 관한 내용을 중점으로 한다. Ethernet PON은 가입자망과 백본(Back b one) 망의 접속을 담당하는 한개의 OLT와 가입자측에 해당하는 다수의 ONU사이에 수동광 분 리기를 설치하여 이들간의 상 하향 전송이 이루어지는 가입자망이다. 이 때, 하향 전송간에는 OLT 가 ONU 방향으로 시분할 다중접속 방식을 통해 신호를 전송하게 되고 각각의 ONU는 해당하는 시간영역의 데이터만을 수신하게 된다. 역으로, 상향 전송간에는 각각의 ONU 가 OLT 방향으로 할당된 시간영역에 데이터를 전송한다. 수신기의 구조를 설명하기에 앞서, 이러한 송수신 구조에서 발생하는 신호의 특성을 먼저 살펴볼 필요가 있다. 먼저 ONU 측에 전달되는 신호는 앞서 설명한 방식으로 신호를 수선하기 때문에 OLT 측 송신기의 출력 광파워나 전송선로의 추가적인 감쇄요인이 없다고 가정할 경우 신호크기가 일정한 특성을 보인다. 그러나 OLT 측에 전달되는 신호는 각각의 ONU 로부터 OLT 까지의 전송 경로차이로 인해 각기 다른 광 손실을 유발하여 수신되는 신호의 크기가 달라지게 되는데, 이러한 신호를 일반적으로 버스트 특성을 가졌다고 한다. 따라서, 이러한 다른 크기의 입력 신호의 처리를 위해 기존에는 DC-coupled 방식을 채택하였으나, 이 방식은 수신기 자체적인 옵셋이 발생하고, 리셋 신호가 필수적으로 요구된다는 단점이 있다. 본 논문에서는 이러한 단점을 가지지 않고, 비용면에서 저렴한 AC-coupled 수신기를 아래와 같은 특징을 가진 회로 기능 블록으로 구성하였다. 첫째, 포토 다이오드로부터 발생한 전류를 전압으로 변환하는 전치증폭기는 수신감도 향상을 위해 자동 이득조절 기능을 사용하였다. 둘째, 기존의 DC coupled 방식의 수신기에서 발생하는 옵셋의 처리와 리셋 신호 생성을 위한 회로를 사용하는 대신 버스트 신호를 처리할 수 있는 작은 값의 커패시턴스를 사용하여 시스템의 복잡성을 피하였다. 셋 째, 실제 제작 후, 외부에 노출된 수신기가 온도 변화에 무관하게 동작하도록 하기 위하여 온도 보상 바이어스 회로를 사용하였다. 지금까지 언급한 특징들을 반영한 버스트 모드 광 수신기는 제작이 용이하고, 비용면에서도 효과적이며, 최근의 Ethernet PON 표준화 내용 중에서 버스트 모드 수신기 사양을 결정하는 Optical PMD Task Force 의 표준화 흐름과 부합한다.

서지기타정보

서지기타정보
청구기호 {ICU/MS05-71 2005
형태사항 vi, 57 p. : 삽도 ; 26 cm
언어 영어
일반주기 저자명의 한글표기 : 고현수
지도교수의 영문표기 : Man-Seop Lee
지도교수의 한글표기 : 이만섭
학위논문 학위논문(석사) - 한국정보통신대학교 : 공학부,
서지주기 References : p. 51-53
주제 burst-mode and receiver
preamplifier
limiting amplifier
Ethernet PON optical
CMOS
0.35um
버스트모드
전치증폭기
주증폭기
광 수신기
이더넷
QR CODE qr code