The concept of a multi-band multi-mode RF transceiver continues to attract a number of wireless mobile terminal users who demand a single terminal for international roaming services. Most of RF transceiver circuits are implemented with CMOS: thus, multi-band transceivers are underway that can be implemented in a single chip CMOS. However, as of now, the linear power amplifier is not yet able to be integrated with CMOS. As such, more research of the multi-band power amplifier is needed separately. Both efficiency and linearity are critically required in power amplifiers for non-constant envelop digital modulation mobile terminals. Even though the efficiency of the power amplifier reveals a maximum value of around 40% at the linearity limit, because the most frequently used power level ranges from -20 dBm to 15 dBm, backed-off from the linearity limit, the average efficiency of the power amplifier significantly decreases to a value of around 5 %. Thus, this thesis focuses on the two most important issues in MMIC (monolithic microwave integrated circuit) power amplifier for 3G and beyond wireless mobile communications: the improvement of average power usage efficiency and single chip multi-band power amplifiers. MMIC power amplifiers in two of the most important applications are studied in this work: the high efficiency power amplifier for WCDMA (wideband code division multiple access) terminals with a new dynamic bias controller, and a single-input dual-output amplifier with a switched input matching circuit for the multi-band multi-mode WLAN (wireless LAN).
First, thesis presents an InGaP/GaAs HBT smart MMIC power amplifier equipped with a new dynamic bias controller and dual power stages in parallel. The proposed dynamic bias circuit controls the quiescent current as a function of input power with absolute freedom, and is implemented in a WCDMA MMIC power amplifier together with the parallel power stages to ensure both linearity and efficiency. The dual power stage is composed of two separate amplifiers that are connected parallel to each other. The power stage of the smaller emitter Is designed to act as a major amplifier with proper input impedance for a low input power level, while the stage with the large emitter is biased to class B for a low input power level. Thus the total current to the power stage is kept to a minimum value with a linearity limit. With the aid of the dynamic bias controller, the larger emitter power stage is designed to be biased to class AB from B when the input power increases. The on-chip dynamic bias controller, which improves efficiency at the low output power level and linearity at the high output power level, detects the input power level and supplies a low quiescent current of 10 mA at the low output power level, and an increased current up to 95 mA according to the increased input power level, automatically. The 1 dB gain compression output power, PAE, and gain are measured to have 28 dBm, 31 ％, and 18.4 dB, respectively, in the WCDMA condition. The measured adjacent channel leakage ratio (ACLR) at the output power of 27 dBm is -37 dBc under 3.4 V operation. The smart power amplifier exhibits an improvement of average power usage efficiency by 3.23 times while satisfying the WCDMA linearity.
In addition, this thesis describes a new structure of single-input dual-output power amplifier and reports the two-stage InGaP/GaAs HBT power amplifier implemented for triple-mode (IEEE 802.11a/b/g) WLANs. The single-input dual-output structure can make the ship size smaller because the transistors occupying a large area separately for each band in the conventional multi-band circuits have been reduced to one for multi-band in common. In addition, the PA module size can be reduced by utilizing a single power supply and bias circuit. The proposed switched input matching circuit which provides different input impedance for each band (2.4 or 5.25 GHz) according to the switch off (2.4 GHz)/on (5.25 GHz) command has several merits, such as a low switch control current ($\lt$50 uA) and a lower insertion loss, than the conventional transistor switch due to the separated RF path and DC path. The two different bias current for 2.4 GHz and 5.25 GHz are optimized for the respective bands through a band selecting circuit. This two-stage amplifier provides a power gain of 24.4 dB (16.6 dB), a maximum output power of 28.8 dBm (27.6 dBm), and power added efficiency (PAE) of 50.7 % (21.5 %) at 2.4 GHz (5.25 GHz). The simulated power loss (leakage) to the other band output port is -21.5 dBc (-20 dBc) for 2.4 GHz (5.25 GHz).
최근에 해마다 무선 랜의 사용자가 늘어나고 전 세계의 다른 무선 환경에서 사용하고자 하는 요구가 늘어남에 따라 멀티밴드 멀티모드의 RF 송수신단의 개념이 중요한 이슈로 떠오르고 있다. RF 회로 기술과 CMOS 기술의 발달로 전력증폭기를 제외한 모든 RF 송수신단 회로의 집적이 이루어지고 있으나, 선형증폭기는 함께 집적이 불가하므로, 다중 대역 전력증폭기의 연구가 필요하다. 디지털 모듈레이션 무선통신 단말기에서 전력을 많이 소모하는 부품 중에 하나이면서, 단말기의 배터리 사용시간을 결정짓는 전력증폭기에서 선형성과 효율성은 중요한 요소 중에 하나이다. 비록 전력증폭기의 최대 출력 파워에서 약 40% 정도의 효율을 갖지만, 실질적으로 -20 dB 에서 15 dBm 사이의 파워 레벨에서 주로 사용되기 때문, 5% 정도의 전력부가 효율을 갖게 된다. 따라서 이 논문에서는 3G 와 향후 이동 통신용 MMIC 전력증폭기의 2 가지 이슈인 평균 전력 사용 효율의 향상과 단일 칩 다중 대역 전력증폭기에 초점을 두었다. 본 논문은 새로운 바이어스 제어회로를 가진 WCDMA용 전력증폭기와 스위치 입력 정합 회로를 가진 하나의 입력과 두 개의 출력을 가진 다중 대역 무선 랜을 위한 전력증폭기를 제안한다.
첫번째로, 새로운 바이어스 제어회로와 병렬구조를 가진 전력 단으로 구성된 InGaP/GaAs HBT MMIC 전력증폭기를 소개한다. 입력 전력의 함수로써 전력 단의 동작전류를 조절하는 기능을 가지는 바이어스 제어회로는 선형성과 효율을 위해 병렬의 전력 단을 가진 WCDMA 전력증폭기에 적용되었다. 두 개의 전력 단은 낮은 입력 전압에서는 큰 에미터 면적의 전력 단은 class B 로 바이어스 되어있음으로 인하여, 작은 에미터 면적의 전력 단이 주된 증폭기로 동작한다. 따라서 전력 단을 위한 총 전류는 선형성을 만족시키는 영역에서 최소한의 값을 갖게 된다. 바이어스 제어회로의 도움으로, 큰 에미터 면적의 전력 단은 입력 전력이 증가함에 따라 class B에서 class AB로 바이어스 포인트가 움직이게 된다. 낮은 전력에서 효율과 높은 전력에서 선형성을 위한 단일 칩 바이어스 제어회로는 입력 전력을 감지하여 낮은 출력 레벨에서는 10 mA, 높은 출력 레벨에서 95 mA 로 자동적으로 동작 전류를 공급한다. 그리하여 2 단의 전력증폭기는 WCDMA 조건 아래에서 28dBm의 P1dB를 가지고, 18.4 dB의 이득, 27dBm의 출력파워에서 31%의 효율과 -37dBc 의 ACLR 특성을 나타낸다. 그리고 WCDMA의 선형성을 유지하면서 평균전력 사용효율이 일반적인 전력증폭기에 비해 3.23배 향상되는 결과를 보인다.
그리고, 본 논문은 IEEE 802.11a/b/g 를 위한 새로운 구조의 단일 입력, 두개의 출력을 가진 2 단의 InGaP/GaAs HBT 전력증폭기를 소개한다. 이 구조는 각각의 밴드를 위해 분리된 일반적인 다중 대역 회로에 비하여 칩 크기가 작고, 하나의 전압과 바이어스 회로를 사용함으로 인해 전력증폭기 모듈 크기를 줄일 수 있다. 여기서 제안된 스위치 입력 정합 회로는 이중 대역 (2.4/5.25 GHz)에서 서로 다른 입력 임피던스를 제공한다. 이 스위치의 장점은 RF path 와 DC path 를 분리함으로 인하여 일반적인 트랜지스터 스위치보다 입력 삽입 손실이 적고 50 uA의 작은 제어 전류를 가지게 된다. 2.4 GHz 와 5.25 GHz 에서 서로 다른 바이어스 전류를 공급하기 위해서 밴드 선택 회로가 사용되었다. 이 2 단의 전력증폭기는 2.4 GHz에서 24.4 dB 의 이득과 28.8 dBm의 출력 파워, 그리고 50.7 %의 효율을 갖고, 5.25 GHz 에서는 16.6 dB 의 이득과 27.6 dBm 의 출력 파워, 그리고 21.5 %의 효율을 갖는다. 서로 다른 두 밴드 사이의 전력손실은 2.4GHz에서는 -21.5dBc, 5.25GHz에서는 -20dBc가 시뮬레이션 되었다.
향후 전력증폭기는 고효율, 다중대역의 안정된 동작이 요구되며, 이러한 요소를 MMIC 에 집적하여 능동적으로 동작하게 하는 회로기술이 필요하게 될 것이다. 따라서 본 논문에서 제안된 adaptive 제어회로를 가진 두개의 전력증폭기는 4 세대 이동통신의 주파수와 출력 전력과 같은 상세한 표준이 결정되면 그 기본 동작 원리가 매우 유용하게 사용될 수 있을 것으로 기대된다.
