This thesis proposes a new bandwidth extension technique and its MMIC transimpedance amplifier (TIA) implementation for 2.5 Gbps and 10 Gbps applications, using commercial 0.5 um metal semiconductor field effect transistors (MESFETs) and InGaP/GaAs hetero junction bipolar transistors (HBTs). The bandwidth extension technique using a source follower or an emitter follower topology is devised and demonstrated. In order to reduce the source impedance of the amplifier, the source follower or emitter follower stage is adopted prior to the common source or common emitter amplifier, which extends effectively the bandwidth of the amplifiers.
A 2.5 Gbps application transmipendance amplifier is designed based on low cost a 0.5 um MESFETs offering cutoff frequencies, $f_T$, of 17.5 GHz, maximum oscillation frequency, $f_{max}$, of 30.8 GHz, and transconductance, $g_m$, of 190 mS/mm. Proposed method replaces the on-chip inductors or capacitors for inductive-peaking or capacitive-peaking with active devices. The measurement result of the source follower topology TIA permits an improvement of 1.7 GHz compared to a common source structure : while a traditional common source TIA shows a 2.35 GHz bandwidth with 59 dB $\omega$ gain, the proposed source follower TIA reveals 4.05 GHz bandwidth without sacrificing its transimpedance gain. It is equivalent to an improvement of 72% bandwidth.
For 10 Gbps applications, emitter follower topology TIA is designed with InGaP/GaAs HBT. Its $f_T$ is 59 GHz, and $f_{max}$ is 49 GHz. The proposed emitter follower TIA is simulated to have a 11.35 GHz bandwidth with 57.6 dB$\omega$ gain, while a traditional counterpart, the common emitter TIA shows a 9 GHz bandwidth with 57.6 dB $\omega$ gain. But, the fabricated TIA chip does not show bandwidth extension effect. In order to analyze, the differences between the simulation and measurement, we evaluate the fabricated transistors in comparison with the modeled characteristics. The major reason for the difference was identified by the difference of fabricated transistor characteristics from the modeled.
초고속 광통신용 회로에서 가장 중요한 특성중에 하나가 대역폭이다. 주어진 소자의 성능을 최대한 이용하여 더 넓은 대역폭을 만족하는 회로를 구현하고자 많은 방법들이 제안되고 있다. 본 논문에서도 이러한 세계적인 동향에 발맞춰 대역폭을 넓히는 방법을 제시하고 있다.
소스쪽으로 보이는 임피던스를 감소시켜 전치 증폭기의 더넓은 대역폭을 만족시키기 위해 기존의 방법인 공통 소스/에미터 구조 앞에 소스/에미터 폴로워 구조를 연결시킨다. 이 방법을 이용하여 2.5 Gbps 용 전치 증폭기와 10 Gbps 용 전치 증폭기를 각각 게이트 길이 0.5 um 의 MESFET과 에미터 면적 2.4 $\times$ 3 $um^2$ 의 InGaP/GaAs HBT를 이용하여 구현하였다. 2.5 Gbps 용 전치 증폭기의 경우, 기존의 공통 소스 구조가 2.35 GHz의 밴드폭을 갖는 반면 소스 폴로워 구조의 전치 증폭기는 공통 소스가 갖는 이득과 같은 이득을 보이는 동시에 4.05 GHz의 대역폭을 보였다. 이것은 인덕터나 캐패시터와 같은 수동소자를 이용하지 않으므로 SRF 또는 Q-value에 무관하며 이러한 수동 소자를 이용한 칩에 비해 더 작은 면적으로 구현이 가능하다는 것을 의미한다. 10 Gbps 용 전치 증폭기의 경우, 공통 에미터 구조를 갖는 전치 증폭기의 대역폭이 9 GHz인 반면, 에미터 폴로워 구조의 전치 증폭기는 공통 에미터 구조와 같은 이득을 보이는 동시에 11.35 GHz 의 대역폭으로 2.35 GHz 증가를 보였다. 그러나, 구현된 회로에서 이러한 특성을 보이지 못한 이유는 모델 파라미터와 소자 사이의 특성 차이 때문임을 확인했다.
