A direct-conversion I/Q demodulator for IEEE 802.11a applications is designed using 0.25-um CMOS process. In this paper, a flicker noise reduction method is suggested. And the average noise figure improvement is larger than 5.7 dB. The principal of this method is to reduce the capacitance at the source node of the switching stages.
The designed I/Q demodulator is composed of 2 double-balanced down-conversion mixer and 4 IF buffer. Simulation result show voltage conversion gain = 11.8dB, input-referred 1-dB compression point = -1.2dBm, average noise figure in the signal band = 12dB, input-referred IP2 = +43 dBm respectively, at 3V supply voltage, and 4.2mA current consumption for each mixer. And LO to IF isolation and LO to RF isolation is 66 dB and 88 dB.
노트북 컴퓨터의 수요 증가와 근거리 통신에 대한 수요 증가에 따라 높은 data rate를 가지는 무선 LAN(근거리 통신망)이 필요하게 되었다. 그러나 현존하는 대부분의 무선 LAN 시스템은 2.4 GHz ISM 주파수 대역에서 동작하는 경우가 많고 이 시스템들은 최대 1-2 Mbits/s 정도의 data rate를 가진다. 따라서 더 높은 data rate를 가지는 무선 LAN 시스템의 필요성 증대에 따라 5 GHz 주파수 대역에서 동작하는 IEEE 802.11a 시스템이 제정되었고, 10 Mbps/s 이상의 높은 data rate를 가진다.
본 논문에서는 5.8 GHz 대역의IEEE 802.11a 시스템의 Direct-Conversion 수신기의 I/Q demodulator를 0.25 um CMOS 공정을 이용하여 설계하였다. 본 논문에서는 demodulator의 설계 과정의 설명과 함께 direct-conversion용 CMOS mixer의 noise와 비선형성에 관한 심도 깊은 이론들을 쉽게 풀이하여 소개하였다.
본 논문의 설계 시 가장 문제가 되는 부분은 direct-conversion 수신기용 mixer에서 문제가 되는 flicker noise였다. 본 논문에서는 flicker noise의 영향을 noise figure 규격을 만족시키는 수준으로 떨어뜨리기 위한 새로운 방식을 소개하였다.
본 논문에서 제시된 CMOS를 이용한 5 GHz 대역의 mixer 설계 과정들과 flicker noise의 영향을 줄이기 위해 새로 고안된 방식 등은 앞으로의 CMOS 공정을 이용한 5 GHz 대역의 mixer 설계나 direct-conversion 방식의 mixer 설계 시 도움을 줄 수 있을 것이다.
