In this paper , we simulated and fabricated 1.25Gbps multichannel optical transmitter and receiver integrated circuit using CMOS process. Transmitter IC consists of buffer, differential amplifier, threshold current level control, and modulation current control parts. Generally, each vertical cavity surface emitting lasers (VCSEL) have different threshold current levels and modulation current characteristics. Therefore, this circuit adopts threshold current control circuit and modulation current control circuit. Not only simulation but also measurement, we obtained bit error rate (BR) characteristics less than $10^{-12} $ at 1.25 Gbps operation. For performing 2R function (Re-amplifying, Re-shaping),Receiver IC consists of preamplifier and limiting amplifier. Preamplifier stage reduces noise signal and amplifies data signal from weak PIN photodetector device. Limiting amplifier generates pulse shape data signal from sine shape signal delivered from preamplifier. we obtained bit error characteristics less than $10^{-12}$ at 1.23Gbps operation.
본 논문에서는 고속의 다채널 광송수신을 위한 광송수신 집적회로를 CMOS공정을 이용하여 제작하였다. 광송수신 회로의 제작에 앞서 보다 정확한 동작을 보장하기위해 사용될 레이저 다이오드(VCSEL) 및 광수신 다이오드에 대한 모델링을 수행하였다. 이 과정에서 보다 정확한 모델링을 위해선 반도체 물리의 공식을 이용한 모델링이 필요하나, 이를 위해서는 각 소자의 공정변수를 알아야하는 어려움이 있어 각 소자의 S-parameter 측정을 통한 소신호 등가 모델을 이용하였다. 차후 정확한 설계를 위해 보다 정밀한 모델링이 필수적이라 할 수 있겠다.
송신회로는 입출력 연결을 위한 버퍼단, 이득을 얻기위한 차동증폭단, 다양한 레저 다이오드에서 출력되는 광신호의 크기를 조절하여 소멸비를 맞추기위한 변조전류 조절회로로 구성되어 있다. 실험에 사용된 VCSEL과 페키징을 쉽게 하기위해 각 채널을 $250\mum$ 간격의 패드를 가지도록 설계되었다. 송신회로에 대한 컴퓨터 모의 실험결과 1.25Gb/s의 데이터 신호에 대한 다채널 광송수신을 위한 HIPPI규정값을 만족하였다.송신회로의 측정결과도 이를 만족하여 비교적 우수한 eye-pattern을 얻을수 있었다.본 송신회로의 경우 컴퓨터 모의 실험결과 2.5Gb/s의 데이터 신호에 대해서도 우수한 특성을 얻을수 있었으므로 2.5Gb/s에서의 동작도 기대된다.
수신회로의 경우 광수신 다이오드로부터 입력되는 미약한 전류신호를 증폭하기위한 전달 임피던스 증폭단(transimpedance amplifier), 신호의 재생을 위한 제한증폭단 (limiting amplifier),그리고 출력단 정합을 위한 버퍼회로로 구성되어 졌다. 이중에 첫번째단인 전달 임피던스 증폭단의 경우 입력되는 신호의 크기가 매우 작으므로 잡음신호로 부터 우리가 원하는 신호를 분리하여 잡음신호를 줄이고 데이터 신호를 증폭해야하는 중요한 역할을 수행하고 있다. 이와 같은 기능수행을 위해 본 논문에서는 잡음에 대한 해석 및 대역폭에 대한 해석을 통해 각 소자의 크기를 최적화 하였다 이렇게하여 설계된 증폭단은 컴퓨터 모의실험결과 광수신기의 2R(Re-amplifying, Re-shaping)기능중 Re-amplifying 기능을 성공적으로 수행하였다. 제한 증폭기로는 차동증폭기 4단을 사용하여 saturation상태에서 파형의 제한현상을 이용하여 구현되었다. 출력 정합의 경우 저항부하를 이용하여 정합이 이루어졌다. 수신단 또한 컴퓨터 모의 실험 및 측정결과 모두 1.25Gb/s동작에서 HIPPI규정을 만족하였다. 그러나, 2.5Gb/s 신호에 대해서는 컴퓨터 모의실험과 IC에 대한 측정결과 신호의 찌그러짐 현상이 심하여 PRBS $2^{23}$-1신호에 대해 $10^{-12}$의 조건을 만족시키지 못하였으며 수신감도가 예상보다 낮은 결과를 얻었다. 이는 전달 임피던스 증폭기의 잡음이 그 주된 원인으로 생각되어진다. 수신기의 경우 3.3V의 전원전압에서 각 채널당 30mA소비전류를 가졌다.
위 1.25Gb/s급 CMOS 광송수신 집적회로의 제작으로 차후 자유공간 광송수신 모듈제작 및 보드간 다채널 광통신을 위한 모듈제작시 본회로의 응용이 가능하리라 예상된다. 더욱이 CMOS공정의 이용으로 차후 디지털 회로와 집적하여 연동이 가능하고 제작가격 저렴하여 기존의 광송신 집적회로에 비해 장점을 갖는다.
