Since 2004 when Graphene was first demonstrated to exist in nature as stable 2D structure, many researchers both in academic and industrial society have surged in demonstrating graphene’s unique excellent electrical properties, devising large-area graphene synthesis and showing possibilities of graphene as being used in various applications as well.
Especially the biggest obstacle is how to grow large area graphene synthesis. Several graphene synthesis methods have been reported : (1) Mechanically exfoliation method, (2) Thermal decomposition of SiC in a vacuum, (3) CVD graphene synthesis on a catalytic metal, and (4) Chemical method by graphite oxide.
In this work, Graphene synthesis was carried out by thermal decomposition of SiC in a vacuum and CVD graphene synthesis on metal respectively. When SiC wafer is annealed at high temperature in high vacuum, graphene layers are formed on the surface of SiC. However it has a lot of carbon dumps and wrinkles on the surface of graphene, which needs to be removed for high quality graphene. Thus, silane surface pre-treatment which is compatible to silicon process was introduced here to remove those kinds of carbon things by helping native oxide remove uniformly on the surface of SiC during the graphitization.
Recently, CVD graphene synthesis on Ni has gained lots of attentions due to its advantages to other methods such as large area graphene synthesis, its easiness of layer transfer onto other arbitrary substrate and relatively cheap material price. But it has one limit with non-uniform graphene on Ni from monolayer to even 10 layers of graphene. To resolve that problem, the origin of non-uniform graphene formation on metal was suggested and validated by using Pt as a replacement of Ni for catalytic metal and comparing its results with Ni. With Pt, uniform graphene layer was obtained over the entire surface of metal and $SiO_2/Si$ after layer transfer.
Suggested techniques were demonstrated to improve the surface quality of graphene and uniformity, which will be useful for accelerating carbon-based IC technology.
본 논문에서는 최근 우수한 전기적 특성으로 인해 차세대 미래 전자 소자 물질로 각광 받고 있는 그래핀 합성연구에 관해 논의 하였다.
그래핀 합성 방법으로 고온 고진공에서SiC 기판을 열처리 하는 방법과 pt 금속위에 화학증착방법을 사용한 그래핀 합성법을 사용하였다. SiC 기판을 사용한 그래핀 합성법은 합성된 그래핀 위에 탄소 덩어리 및 주름들이 열처리 후 생성되어 그래핀 채널의 특성을 저하시키는 단점이 있다. 이에 해결책으로 고온열처리 전 SiC 표면을 Silane 가스를 사용하여 Si으로 표면을 passivation 시켰으며, 추후 표면 처리로 sacrificial oxidation을 하여 SiC 표면 위에 불균일하게 분포한 native oxide를 제거하였으며, 열처리 이후 생성된 그래핀의 표면 역시 향상되었다. Silane을 이용한 표면처리는 실리콘 기반 공정기술로서 그래핀의 대면적화 및 대량생산에 유리한 공정이다.
Ni 금속을 이용한 화학증착방법이 SiC기판을 이용한 그래핀 합성법에 비해 Layer transfer의 용이함, 가격 경쟁력 그리고 대량 생산의 가능성으로 인해서 최근 많은 관심을 받고 있다. 그리고 Ni 위에 4인치 그래핀 합성을 성공했다는 보고가 있지만, 아직까지 전자소자의 채널에 활용되기 위해서는 생성된 그래핀의 균일성 향상을 위한 연구가 필요하다. 이에 불균일 그래핀 생성의 원인 규명 및 균일도 향상 연구를 진행하였다. 근본 해결책으로 촉매 금속 물질로 Ni 이 아닌 Pt을 사용하였으며, Pt의 녹는점, 열팽창계수 등 Ni에 비해 안정된 물질 특성으로 인해서 고온 열처리 이후 표면의 agglomeration및 rouhenss가 적으며, 이는 고온 열처리 시 Pt표면 위에 균일하게 탄소가 분해되며, 열처리 이 후, 온도 하강 시 Pt표면 위에 균일한 두께의 그래핀 생성을 가능하게 한다. Layer transfer 이후, Ni 과의 결과 비교 시, 동일 면적에 대한 그래핀의 균일성이 크게 향상된 것을 실험으로 확인하였으며, 이 연구 결과는 대면적의 균일 그래핀 합성 방법을 위한 해결책 및 대안을 제시해주고 있다.
