서지주요정보
Noise coupling analysis of power distribution network and signal traces in high-speed system on package (SoP) = 고속 패키지 내 시스템 (SoP) 에서 전력 분배 연결망과 신호선 사이의 노이즈 간섭 분석
서명 / 저자 Noise coupling analysis of power distribution network and signal traces in high-speed system on package (SoP) = 고속 패키지 내 시스템 (SoP) 에서 전력 분배 연결망과 신호선 사이의 노이즈 간섭 분석 / Jin-Gook Kim.
발행사항 [대전 : 한국과학기술원, 2006].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8020519

소장위치/청구기호

학술문화관(문화관) 보존서고

DEE 06073

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

리뷰정보

초록정보

In today’s digital systems, on-chip and off-chip (chip-to-local) clock frequencies are increasing rapidly and are expected to exceed 10 GHz by 2010. In addition, the supply voltage is scaled down to less than 1 V, and the power dissipation increased to hundreds of watts. These technology trends result in significant simultaneous switching noise (SSN), which is proportional to the switching current magnitude and operating frequency. The noise is primarily generated by high-speed digital processors and is coupled through the power distribution network (PDN), resulting in significant jitter for phase-locked loops (PLL) and phase noise for the RF oscillator, resulting in reduction in the timing margin and the noise margin, and in degradation of the bit error rate (BER). The noise in a PDN is likely to be increasingly coupled to signal traces as the layout density of the digital circuits increases in highly integrated multilayer structures of packages and printed circuit boards (PCBs). Many signal traces may be routed, including layer transitions through vias, and some power/ground planes are partitioned into several island planes in highly integrated systems. Simultaneously, the increasing speed of the signal requires tighter noise margins and stricter signal integrity. Therefore, the coupling of the power/ground noise to signal traces causes problems for signal quality and timing and ultimately degrades the high-speed performance. It has been demonstrated that SSN induced by a digital chip mounted on a multilayer PCB is closely coupled to nearby signal traces, and the characteristics of the noise coupling depend on the operating frequency. Therefore, a precise modeling technique to describe the coupling phenomenon is becoming necessary. To date, in most studies, the whole structure, including both the PDN and signal trace, has been considered to determine how strongly the switching noise is coupled to the signal trace. If factors and mechanisms associated with the coupling are revealed and it is known where and when the dominant coupling occurs, the PDN and signal traces can be analyzed separately and the estimation of coupling strength will be much simpler. In this work, analytical solutions were derived to describe the coupling of switching noise from PDN to the signal traces in multilayer PCBs. A wave equation for the signal trace affected by the electromagnetic field of the switching noise has been derived and solved, with boundary conditions for the case of a signal trace terminated with arbitrary impedance. The closed form solutions can yield the coupled noise simply and quickly, whereas numerical approaches are time-consuming and complex. Measurements in both the frequency and time domains have been conducted to confirm the validity of the proposed model.

오늘날의 디지털 시스템에서는 칩내부와 칩 외부 클럭 주파수 모두 급속히 증가하고 있으며 2010년에는 10GHz 대역을 넘어설 것으로 예상되고 있다. 게다가, 공급 전력은 1V 이하의 전압으로 떨어지고 있으며 전력 소모는 수백 watt까지 증가하고 있다. 이러한 기술 동향은 결국 심각한 동시 스위칭 노이즈 (SSN) 문제를 야기시키며, 이 스위칭 노이즈는 스위칭 전류의 크기와 동작 주파수에 비례한다. 이러한 노이즈는 주로 고속 디지털 프로세서들에 의해 많이 발생하며 전력 분배망 (PDN)을 통하여 커플링이 되어 PLL에 지터나 RF 오실레이터에 위상 노이즈를 야기시키어 결국 시간 마진이나 노이즈 마진을 감소시키고 Bit error rate (BER)을 증가시키게 된다. 고집적 다층 패키지나 회로기판 (PCB) 상에 디지털 회로의 밀도가 높아지면서 전력 분배망의 노이즈가 신호선들에 많이 커플링이 되고 있다. 많은 신호선들이 비아를 통해 층 이동을 통하면서 배치가 되어 있고, 고집적 시스템에서는 몇몇 전력/접지 평면들이 여러 개의 평면으로 분할되기도 한다. 이와 동시에 신호 속도의 증가는 더 빡빡한 노이즈 마진과 엄밀한 신호 충실성을 요구한다. 그러므로, 전력/접지 노이즈의 신호선으로의 커플링 현상은 신호의 질과 타이밍에 문제를 일으키게 되며 이는 결국 시스템의 고속동작을 방해하는 요소가 된다. 다층 PCB기판에 장착된 디지털 칩에 의해 유기되는 동시 스위칭 노이즈 (SSN)은 근처 신호선들에 상당히 커플링이 일어남을 확인할 수 있고, 그 노이즈 커플링의 특성은 주파수에 따라 다르게 된다. 따라서 노이즈 커플링 현상을 정확히 기술할 수 있는 정확한 모델링 기법이 중요해지고 있다. 지금껏 이 주제에 관한 기존의 연구 논문들을 보면 스위칭 노이즈가 신호선에얼마나 많이 커플링 되는지를 알기 위해서 전력/접지 분배망과 신호선들 두 가지를 동시해 고려되어 왔다. 하지만 만약 커플링 현상의 주된 요소와 메커니즘이 파악되어 어디서 어떻게 주된 커플링이 일어나는지가 밝혀진다면, 전력/접지 분배망과 신호선들을 분리하여 해석할 수 있고 커플링 크기의 예측이 굉장히 간편해질 수 있다. 본 박사 논문에서는 다층 회로 기판 (PCB) 에서 전력/접지 분배망의 노이즈가 신호선들으로 커플링되는 현상을 정확히 기술하기 위하여 해석적인 식을 유도하였다. 스위칭 노이즈에 의해 발생하는 전자기장에 놓여 있고 임의의 임피던스 성분으로 종단되어 있는 신호선에 경계 조건을 주어서 신호 전달을 기술하는 파동 방정식을 유도하고 풀었다. 기존의 수치 해석적인 접근 방법이 시간이 오래 걸리고 복잡한 반면에 해석적으로 유도된 결과 식은 커플링된 노이즈를 간편하고 빠르게 계산해 낼 수 있다. 계산된 결과를 주파수 영역과 시간 영역 모두에서 측정된 결과와 비교를 하여서 모델의 정확성을 검증하였다.

서지기타정보

서지기타정보
청구기호 {DEE 06073
형태사항 viii, 82 p. : 삽화 ; 26 cm
언어 영어
일반주기 저자명의 한글표기 : 김진국
지도교수의 영문표기 : Joung-Ho Kim
지도교수의 한글표기 : 김정호
학위논문 학위논문(박사) - 한국과학기술원 : 전기및전자공학전공,
서지주기 Includes reference
QR CODE qr code