Phase change materials such as $Ge_2Sb_2Te_5$ (GST) are of importance in optical and electrical memory device, especially a future universal memory that combines the best properties of static random access memory (SRAM), dynamic RAM, and flash RAM. For the realization of a successful universal memory, both physical understandings and fabrication technologies on scaling down to nanometer cell sizes in the devices should be overcome. Recently, the scaling down to nanometer cell sizes has been developed in two categories; the top down and bottom-up process. However, the top-down approach using lithographic patterning techniques is difficult to scale down nanometer cell sizes because it is limited by what’s known as the diffraction limit and by etching defects. Now a day, passionately developing nanotechnology is a promising alternative process for scaling down to nanometer cell sizes, because of their sub-lithographic size, defect-free single crystalline structure and unique geometry. Several nanowire growth methods have been reported, such as template-assisted synthesis, laser ablation, chemical vapor deposition (CVD), electrochemical deposition, and vapor-liquid-solid (VLS) approach. Recently, the VLS mechanism seems to be the most successful to generate nanowires with single crystalline structure. In the VLS process, metallic nanoparticles as a catalyst play a key-role. However, the metallic particles should be capable of forming liquid with the target material and ideally eutectic temperature for a relatively long time. The furnace temperature is generally high (670℃ for GST), which is possible for a thin oxide-layer to cover the nanostructure due to remnants of oxygen in the furnace tube.
In this paper, we report for the first time the new method of synthesizing GST nanostructure, which we call here the Electrical Pulse Induced Evaporation (EPIE). The EPIE method directly uses the thin film of interest material. To generate GST nanostructure by EPIE method, we starts with applying an electrical pulse to the pre-heated stage, on which the target thin film (GST) is place, by electrical pulse generator, followed by the evaporation of the thin film material and self-assembled reconstruction of nanostructure to the substrate. The nanostructure does not be synthesized only by pre-heating to the substrate. Also, applying electrical pulse to the target material with no pre-heating could not manufacture the nanostructure. The combination of thermal evaporation (pre-heating) and field evaporation (electrical pulse) make it possible to generate nanostructure with single crystalline structure. The temperature of stage is relatively lower (~250~300℃) than that of VLS process. The tube of the furnace with high temperature (~600~700℃ for GST) for maintaining the catalyst in the liquid state is not required, so we can escape the oxygen contamination. Also, metal catalyst is not required.
The cantilever for applying pulse can be also the substrate by itself. Three growth types; the inverted pyramidal, tube and rod with hexagonal cross-section were observed under a given experimental conditions (200℃, 250℃, 300℃, respectively). As the temperature increases, the tube seems to become thicker and finally to be rod. From the results of three experimental conditions (200℃, 250℃, 300℃), temperature plays an important role in dictating the morphology of GST nanostructures. Quantitative analysis of nanotube from EDS spectra confirmed the chemical composition to be $Ge_2Sb_2Te_5$, which is the same composition ratio with that of the target film before evaporation. Elemental mapping distribution of nanotubes with EDS suggests that the distribution of Ge, Sb, and Te is uniform through the whole nanotube.
Four growth modes of micro/nano-sized $Ge_2Sb_2Te_5$ crystals namely, fractal-, rod-, dot-, and tube-like structures were formed on Si (111) crystal substrates by the electrical pulse induced evaporation method (EPIE). On the basis of both scanning electron microscope (SEM) and atomic force microscope (AFM) observations, I propose that the rod- and dot-like growth modes are related to the formation of 2D clusters of elemental Ge, Sb, and Te. Also, micro/nano-sized $Ge_2Sb_2Te_5$ crystals could be formed on the various substrate material namely, homogeneous material (GST pattern) and heterogeneous material (Pt pattern, Pt particle, graphene, Ag particle) with the exception of Cr (BCC structure), which would be related with the crystallographic orientation between GST structure (Hexagonal structure) and Cr structure (BCC structure). The diameter of GST rod could be reduced up to 5 nm using Pt nanoparticle with the diameter of 5nm; such control is important to increasing the density of the memory device.
The phase transition-based memory switching behavior was investigated both by measuring the current(I)-voltage(V) curve using the manipulator and by measuring the current (I)-voltage (V) curve and resistance (R) change of a 100-nm-thick $Ge_2Sb_2Te_5$ nanowire-based device, showing two distinct memory states, with resistance varying over two orders of magnitude, $10^2 ~10^3$.
The EPIE method is applicable to the synthesis of carbon nanostructure namely, nano-dot, rod, tube and layered graphene.
The EPIE method would be an attractive bottom-up process that uses the thin film material of interest directly, lower processing temperatures and fast processing times (~ns).
$Ge_2Sb_2Te_5$ (GST) 와 같은 상변화 물질은 광학 및 전기 메모리 분야에서 중요한 물질로 여겨지고 있다. 특히 SRAM, DRAM, Flash 메모리의 좋은 특성을 갖춘 PRAM 용 메모리 분야에서 주목 받고 있다. 좋은 특성을 갖는 유니버셜 메모리의 실현을 위해서는 나노미터 크기의 셀 사이즈로 만드는 제조 기술이 필수적이다. 최근에 이러한 노력은 두 가지 방법으로 접근하고 있다. 탑다운 (Top-down) 방식과 바틈업 (Bottom-up) 방식이 그것이다. 전통적인 리소그래피 (lithographic) 와 에칭 (etching) 방식을 이용한 탑다운 방식은 소위 광원의 분해능의 한계 및 에칭에 의한 결함으로 인하여 한계에 부딪히고 있다. 따라서 최근에는 나노 기술을 이용한 바틈업 방법이 주목할만한 대체방법으로 떠오르고 있다. 이 방법의 특징은 서브 리소그래피 사이즈를 가지며, 에칭 결함이 없고, 단결정 구조를 가진다는 것이다. 현재까지 여러 가지 나노 구조물을 성장시키는 방법 (예, template-assisted synthesis, laser ablation, chemical vapor deposition (CVD), electrochemical deposition, vapor-liquid-solid (VLS) approach) 이 보고되었다. 이들 방법 중, 최근 VLS 방법이 나노와이어 구조물을 성장시키는 가장 보편적인 방법으로 인식되고 있다. 하지만, VLS 방법은 타겟 물질과 액상을 형성시킬 수 있는 금속 촉매가 반드시 필요하며, 비교적으로 긴 시간 동안 공융 (eutectic) 온도를 형성해야 하며, 고온의 연소로 (furnace) (예, GST 의 경우 670℃) 가 필수적이다. 이러한 고온 분위기는 연소로 안의 잔류 산소에 의한 나노 구조물의 산화를 유발시킬 수 있음이 보고되었다.
이 논문에서, GST 나노 구조물을 형성하는 새로운 방법 (Electrical Pulse Induced Evaporation(EPIE)) 을 보고하고자 한다. EPIE 방법은 타겟 물질이 놓여 있는 스테이지(stage)를 적정 온도로 가열한 후 (Pre-heating), 전기적 펄스를 가하여 증발을 유발시켜 반대편 기판 (substrate) 에 자발적(self-assembled)으로 나노 구조물을 성장시키는 것이다. 나노 구조물은 Pre-heating 및 전기적 펄스 각각 만으로는 생성되지 않았다. Pre-heating에 의한 열적 증발(Thermal evaporation) 및 전기적 펄스에 의한 필드 증발(Field evaporation) 의 조합에 의하여 단결정 구조를 갖는 GST 나노 구조물을 성장시킬 수 있다. 이 방법은 GST를 성장시키기 위한 VLS 방법보다 낮은 온도인 250℃~300℃에서 나노 구조물 성장이 가능하여 산소에 의한 오염을 줄일 수 있고, 촉매는 불필요 하고, 매우 짧은 나노 초 단위에서 생성이 가능하다. 실험은 SPM heater 와 tip 을 이용한 방법과 새롭게 고안한 EPIE 장치를 이용한 방법으로 두 가지를 실시하였다.
SPM heater 와 tip 을 이용한 경우, Pre-heating 온도 변수가 GST 나노 구조물의 형태 변화에 중요한 역할을 하였다. Pre-heating 온도가 200℃, 250℃, 300℃, 400℃ 각 온도에서 hexagonal 단면을 갖는 inverted pyramid, tube, rod, c축 방향 우선 성장 구조물이 성장하였다. 낮은 온도에서는 초기 속이 비어있는 구조 (hollow structure) 에서, 온도가 증가함에 따라서 tube 의 두께는 점차 증가하였고, 결국은 rod로 성장하였다. Inverted pyramid 구조물의 끝부분의 step 형성은 ES (Ehrlch Schwoeble) barrier 로, hollow structure 형성은 표면으로부터의 adatom 의 농도차이로, wall 두께의 변화는 adatom 의 확산 속도 와도 관련성을 제안하였다. EDS 정량 분석 결과 nano-tube 는 Ge: Sb: Te = 2: 2: 5 조성을 가지며, 이는 타겟 박막 물질의 조성과 일치하였다. 또한 Ge, Sb, Te 각 원소는 나노 tube 전 범위에 국부적인 응집 없이 고루 분포함을 확인하였다. 형성된 GST 나노 구조물은 Oxide layer 와 결함이 없는 단결정 형태임을 TEM을 통하여 확인하였다.
다양한 물질의 기판 위에서 GST 나노 구조물을 성장시키기 위하여, EPIE 장치를 최초로 고안하였다. Si (111) 기판 위에서 성장시킨 GST 나노 구조물의 경우, nano dot-, tube-, rod-, fractal-like growth 의 네 가지 형태를 관찰하였다. Homogeneous 한 기판 (GST pattern 및 GST on TEM grid) 뿐만 아니라, Pt pattern, Pt nano-particle, graphene layer, Ag particle의 heterogeneous 한 기판 위에서도 GST 나노 구조물을 성장시킬 수 있었다. 특히, Pt nano-particle 을 이용하는 경우, 약 5nm 크기를 갖는 단결정의 GST nanorod 성장도 확인하였다.
EPIE 방법을 이용하여 성장시킨 GST rod를 이용하여, 전기적 특성 평가를 실시하여 나노 소자로서의 응용 가능성을 확인하였다. Set/Reset 반복 실험을 통하여, $10^2 ~10^3$ 정도의 저항 차이를 보이는 비정질 (Amorphous state) 과 결정질 (Crystalline state) 의 상변화에 의한 메모리 스위칭 현상을 확인하였다.
EPIE 방법은 빠른 시간 (나노 초 단위) 에 비교적 낮은 온도에서 단결정 GST 나노 구조물을 제작할 수 있는 새로운 Bottom-up 프로세스 이며, 나노와이어 소자의 전기적 특성 평가 결과를 통하여 나노스케일 시스템에서 비휘발성 메모리 소자로서 중요한 역할을 담당할 수 있을 것이라 기대된다.
