NAND flash memory is in the limelight as a new storage medium due to the advantages such as low power consumption, fast random access time, and shock resistance. Multi-chip architecture that uses many flash chips is universal because of the limitation of capacity and performance. However, the previous researches are mainly about increasing cache hit ratio of buffer cache or performance improvement of buffer cache which uses a single flash chip. Thus, researches for multi-chip architecture are needed.
We analyze the effect of read-modify-write operation, which occurs because the request unit of host system and the request unit of flash memory are different. We also propose a replacement algorithm giving consideration to multi-chip, called MCA. The MCA is an algorithm which alleviates the problem of read-modify-write operation by rescheduling the victim pages in buffer cache.
Our simulation results show that MCA outperform other buffer cache schemes up to 20% as the chip idle time is minimized.
낸드 플래시 메모리는 저전력, 빠른 임의 읽기 속도, 강한 내구성 등 여러 좋은 특성을 가진 새로운 저장 매체로 주목 받고 있다. 최근에는 빠른 속도와 대용량에 대한 요구가 커짐에 따라 여러 플래시칩을 사용하는 멀티칩 구조가 일반적인 플래시 저장 장치의 구조로 자리잡고 있다. 그렇지만, 기존 연구들은 주로 하나의 칩을 대상으로 하여 캐시의 적중율을 높이는데 주력하거나 운영체제에 있는 캐시를 대상으로 중심으로 단일 칩에 대한 연구가 주로 이루어져서 멀티칩을 사용하는 플래시 저장장치에 있는 캐시에 대한 연구가 필요하다.
본 연구에서는 멀티칩 환경에서 호스트의 요청의 크기와 플래시 저장 장치의 처리 단위가 달라서 일어나는 읽기-수정-쓰기 동작의 영향을 알아보고, 이로 인해 일어나는 문제점을 알아본다. 또한, 낸드 플래시를 사용하는 저장 장치를 대상으로 하여 저장 장치 안에 있는 여러 개의 플래시 칩을 최대한 활용 할 수 있는 버퍼 교체 알고리즘인 MCA를 제안한다. MCA는 버퍼 캐시에서 교체되는 페이지를 재스케쥴링하여 쓰기 명령이 읽기-수정-쓰기 동작으로 이어질 경우 실제 플래시칩에 쓰여지기 위해 대기하는 시간과 플래시칩의 유휴시간을 동시에 줄여준다.
실험을 통해 성능을 측정해 본 결과, MCA는 기존의 버퍼 캐시 대비 최고 20% 정도 나은 성능을 보이며, 쓰기 성능만을 고려하면 30%이상의 성능 향상을 보여준다.
