This thesis proposes a novel decoding architecture to decode in real-time H.264/AVC bitstream coded in Context-based Adaptive Binary Arithmetic Coding (CABAC). The proposed architecture issues two context model sets at the same time, which leads to drastic reduction in cycles invoked by the syntax element switching overhead that degrades the decoding performance significantly. To design such an efficient architecture, a thorough investigation on the transition pattern of syntax elements has been conducted. Furthermore, the statistics on numbers of bins for a SE which implies the significance of SBS has ignited it to develop the proposed architecture. The concept of dual-fetch is realized by adding a cache named context pre-fetch buffer and a multiplexer to a conventional two-stage architecture for CABAC decoding, which leads to a slight increase in the hardware complexity while enabling it to achieve a drastic enhancement in decoding performance. To fully exploit the proposed architecture, an efficient pipeline scheduling algorithm is presented as well. As a result, the proposed architecture releases the CABAC parsing from a bottleneck in decoding H.264 bitstream by achieving a decoding performance of 1.7 cycle/bin.
본 연구는 고속 H.264/AVC 영상의 복호를 위한 이중 이슈 구조를 가지는 CABAC (context-based adaptive binary arithmetic coding) 복호기를 제안한다. 제안된 구조는 신택스 요소의 종류 변경에 따른 오버헤드, 즉 컨텍스트 갱신과 로딩에 따르는 파이프라인 중지를 최소화하기 위해 기존의 2단 파이프라인 구조에 컨텍스트 프리페치 버퍼(context pre-fetch buffer, CPB)를 채용한다. 이 CPB의 사용으로, 컨텍스트 모델 세트의 빈번한 교체로 인해 심각한 성능 저하가 발생하는 기존의 구조에서는 얻기 힘든 bin당 1.8 cycle에 달하는 높은 복호 성능을 달성할 수 있다. 또한, 이중 이슈 구조의 이점을 최대한 활용하기 위해 효율적인 파이프라인 스케줄링 알고리즘 역시 제안된다. 이러한 고성능 구조 및 스케줄링 알고리즘 개발은 다양한 영상을 이용, 신택스 요소(syntax element, SE)의 천이 양상과 SE별 bin수의 통계조사를 수행한 결과에 대한 분석으로부터 파생되었다. 본 연구에서 제안한 구조가 달성한 1.7 cycle/bin의 성능이면, 1920 x 1080의 해상도를 가지는 HD1080 영상의 실시간 재생에도 부족함이 없다. 구현된 하드웨어는 삼성 0.18um 공정 사용시, 100k 개의 게이트로 구현가능하며, 160 MHz까지 동작할 수 있어, 최대 91 Mbps의 복호 성능을 자랑한다. 본 연구에서 제안된 구조와 파이프라인 스케줄링 알고리즘을 사용하면, 더 이상 CABAC 복호가 H.264/AVC 영상 재생시 병목현상을 야기하지 않게 된다.
