The demand for wireless system products has been increasing rapidly due to the success of handheld communication device and the convergence trend. The local oscillator of the wireless system is usually implemented as a phase locked loop (PLL) to get a better phase noise performance.
As wireless standards are getting evolved, the phase noise specifications also are getting harder, because the system performance such as BER and SNR can be affected by it. Therefore, the frequency synthesizer, or LO, used in wireless system should have the phase noise specification as low as possible. However, the phase noise performance is varied depending on the input of delta-sigma modulator and it should be suppressed for low phase noise specification.
The main idea of the proposed DSM is to change from original delta-sigma modulator input to the delta-sigma modulator input value that has better noise shaping. The output phase noise performance has lower in band phase noise and larger out band phase noise when the input is applied toward 0.5 because the DSM output is PWM encoded. Thus, if the input of the DSM is concentrated on the around 0.5, the DSM in-band phase noise is better.
The maximum in-band phase noise difference between the proposed architecture and the conventional architecture is about -240 dBc/Hz. It could be concluded that the in-band DSM phase noise performance is improved by using the proposed DSM architecture. Thus, it indicates that the CP noise is always dominant within the in-band. With CP noise, the in-band phase noise performance is improved by -10 dBc/Hz.
Although the proposed architecture is implemented with the $2^{nd}$ order DSM, the proposed architecture can be adopted to the DSM of any order. This could be an advantage because the backward compatibility is very high.
The characteristics of the frequency synthesizer based on the proposed delta-sigma modulator are given in the followings. The frequency synthesizer shows lock-in time of less than 70 μs. The VCO operating frequency range is 1.5 ― 2.5 GHz. The chip area is $0.4559 mm^2$.
휴대용 통신 기기의 성공과 전세계적인 컨버전스의 흐름에 따라서 무선 시스템을 이용하는 제품에 대한 수요가 급속히 증가하고 있다. 무선 시스템에 이용되는 국부 발진기는 보통 좋은 위상 잡음 특성을 요하기 때문에 PLL로 구성하는 것이 일반적이다.
하지만 무선 표준 규격이 점점 발전함에 따라 위상잡음에 대한 규격 역시 점점 까다로워지고 있다. 이는 위상 잡음이 무선 시스템의 특성 중 BER과 SNR과 같은 중요한 특성에 영향을 미칠 수 있기 때문이다. 따라서 무선 시스템에 사용되는 국부 발진기는 가능한 낮은 위상잡음 특성을 가지는 것이 유리하다. 하지만 국부 발진기의 위상잡음 특성은 델타 시그마 모듈레이터에 인가되는 입력값에 따라서 분포가 바뀌는 경향을 띄게 되며 이러한 특성은 저 위상 잡음 특성을 위해서 반드시 억제되어야 한다.
제안된 델타 시그마 모듈레이터는 입력으로 받는 소수점 입력을 원래의 값보다 좀 더 잡음 성형이 잘 되는 소수점입력으로 바꾼다는 것이 주요 컨셉이다. 델타 시그마 모듈레이터는 출력이 PWM방식으로 인코딩되어 있기 때문에 0.5에 가까운 입력이 들어올수록 인-밴드 위상잡음이 작아지고 아웃-밴드 위상 잡음이 커지게 된다. 따라서 만약 들어올 수 있는 input값들의 범위가 0.5에 가까운 쪽으로 몰리게 되면 더 좋은 인-밴드 위상 잡음 특성을 보인다고 생각 할 수 있다.
제안된 구조와 기존 구조의 인-밴드 위상 잡음 특성 차이의 최대값은 약 -240dBc/Hz정도 이다. 이에 따라서 제안된 구조의 델타 시그마 모듈레이터가 델타시그마 모듈레이터에 의해서 생성되는 인-밴드 위상잡음 특성의 크기를 낮출 수 있다고 결론 지어질 수 있으며, 이는 전하 펌프에 의한 잡음이 인-밴드에서 항상 우세하다는 사실을 의미한다. 전하 펌프까지 포함한 위상 잡음 특성 차이의 최대값은 약 -10dBc/Hz정도 이다
제안된 구조는 2차 구조의 델타 시그마 모듈레이터와 함께 사용되었지만, 다른 차수의 델타 시그마 모듈레이터에도 동일하게 적용 가능하므로 적용가능성이 높다는 점에서 장점을 가지고 있다.
제안된 델타 시그마 모듈레이터를 바탕으로 구성한 주파수합성기의 특징은 다음과 같다. 락-인-시간의 경우 70 μs 이내이며 VCO는 1.5 GHz부터 2.5 GHz까지 동작 가능하다. 최종 면적은 $0.4559 mm^2$ 이다.
