There has been increasing interest in the formation of polycrystalline Si(poly-Si) and epitaxial Si at a low temperature below 600℃ because of its potential applications in large area electronic devices such as thin film transistors(TFTs) for OLED and LCD, thin film Si solar cells, and image sensors. Poly-Si thin films are traditionally fabricated by the solid phase crystallization(SPC) of amorphous Si(a-Si) thin films due to larger grains and better crystal quality compared to those of directly deposited poly-Si thin films. Unfortunately, the SPC process requires tens of hours to crystallize a-Si films even at 600℃, which is too high temperature for large-area glass substrates. Therefore, many methods such as metal induced crystallization(MIC), metal induced lateral crystallization(MILC), and vapor induced crystallization(VIC) have been employed to enhance the crystallization of a-Si films. However, poly-Si films fabricated by these methods utilizing the reaction between metals and the a-Si film inherently contain a high density of metal impurities and grain-boundary defects, deteriorating the electrical properties of the electronic devices.
An epitaxial Si layer grown at a low temperature has many advantages such as the suppression of undesirable dopants diffusion, the precise control of doping profile in multi-layers, and the formation of high-quality Si layers with low defect density. Until now, many techniques for low-temperature growth of epitaxial Si using molecular beam epitaxy(MBE), ion-assisted epitaxy(IAD), and plasma CVD have been proposed. However, these would have difficulties in the scale-up, and are not likely to be cost-effective and economical in large area manufacturing. Recently, Hot-wire CVD(HWCVD) has been used for the low-temperature Si epitaxy as the catalytic or pyrolytic decomposition of precursor gases such as $SiH_4$ and $H_2$ occurs only on the surface of the heated wire. Moreover, in HWCVD, there are various advantages, including a high deposition rate, high gas utilization, no fundamental limits to scale-up, and absence of ion bombardment (plasma-free process).
In this study, the growth behavior of the epitaxial Si layer grown on (100) Si substrate was observed at the temperature below 600℃ using HWCVD, and the influence of several process factors on the low-temperature growth of the epitaxial Si was investigated. Moreover, a new approach was proposed for the fabrication of high-quality poly-Si films using a two-step process(the epitaxial growth on the large-grained poly-Si seed layer) with a process temperature below 500℃, and its application to poly-Si TFTs was carried out.
Firstly, using HWCVD, the low-temperature epitaxial growth on (100) Si substrate was investigated as a function of substrate temperature, working pressure, and flow rate of silane gas. At the temperature below 450℃, it is found that there is a limit to the growth of epitaxial Si layers and its critical epitaxial thickness was increased as the substrate temperature was increased. As the substrate temperature was increased from room temperature to 450℃, it is believed that the ordering of the crystal lattice was enhanced by increasing the surface diffusion mobility of Si adatoms or $SiH_x$ radicals on the surface and by decreasing hydrogen contents in the Si film, leading to thicker epitaxial growth. After a breakdown of epitaxial growth, it was observed that the growth mode turned from the epitaxial Si to a-Si or μc-Si phase, and the a-Si phase was transformed to the μc-Si phase as the working pressure was increased. The critical epitaxial thickness was maximized at the range of the working pressure where the transition from the a-Si phase to μc-Si phase occurred after the epitaxial breakdown. But, the epitaxial Si growth below 450℃ was not dependent on the flow rate of silane gas.
The epitaxial Si films on Si (001) substrates were successfully grown without the epitaxial breakdown at 600℃ by HWCVD, and their surface morphologies and structures were investigated as a function of the hydrogen dilution ratio. It is found that the surface morphology and surface roughness of the epitaxial films were dependent on the hydrogen dilution. The texturing with the pyramidal growth front was observed on the epitaxial film grown in a particular hydrogen dilution range, and the film surface became uniform and flat when the epitaxial film was grown at the optimum hydrogen dilution. Moreover, it was confirmed from the AFM, SEM, and TEM analyses that these pyramid textures were elongated and aligned to one of the <110> directions on the epitaxial film surface and had the facets of {111} and {113} planes. In addition, it is found that the reflectivity of the epitaxial films could be reduced by changing their surface morphology. It is expected that this textured surface can increase the optical path-length in the Si film and enhance the absorption of the incoming light, applying to improve the light trapping of the Si absorber layer in thin film Si solar cells.
To obtain a high-quality poly-Si film at a low temperature, a new approach was proposed using a two-step process with a process temperature below 500℃. The first step involves the preparation of poly-Si seed layer at 480~500℃ by the VIC process, and the second step is the growth of an epitaxial Si layer at 450℃ by HWCVD on the VIC poly-Si seed layers. From TEM analyses, it was confirmed that epitaxial Si by HWCVD at 450℃ was successfully grown on the seed layer and that the crystallinity of the seed layer was maintained up to the surface of the epitaxial Si. With the 2-step process, it was observed that the grain size was enlarged to twice that of the seed layer and the crystalline imperfection at the grain boundaries was reduced. Moreover, levels of metal contaminations such as Al and Ni on the film surface could be lowered. However, surface roughness was gradually increased and the surface crystal quality was slightly lowered as the thickness of epitaxial Si layers on the seed layer was less than 70 nm. P-channel poly-Si TFTs with the structure of 20 nm epitaxial layer on seed layer were fabricated, and their electrical properties were investigated. P-channel poly-Si TFTs exhibited the maximum field-effect mobility of $54.6 cm^2/Vsec$, min. leakage current of $4.78 \tiems 10^{-12}$ A/㎛, and max. on/off current ratio of $1.73 \tiems 10^6$. Using the poly-Si film by the 2-step process, the suppression of the leakage current of poly-Si TFTs was very effective, and it seems that this originates from the increase in the grain size of poly-Si film and the reduction of metal concentrations at the surface after the epitaxial Si growth by HWCVD.
오늘날 OLED, LCD와 같은 평판 디스플레이 및 태양전지 산업의 발전과 더불어 전자소자 제조의 대면적화 필요성이 증가함에 따라, 유리 기판과 같은 저가의 대면적 기판을 사용할 수 있도록 600℃ 이하의 저온에서 결정질 Si을 제조하기 위한 다양한 노력이 이루어지고 있다. 비정질 Si에 비하여 우수한 전기적, 물리적 특성을 지니고 있는 결정질 Si은 그 제조 방법에 따라 품질이 크게 다를 수 있다. 특히 큰 크기의 결정립을 가지는 다결정 Si이나, 하부 Si 층의 결정구조 및 결정방위를 유지하면서 성장된 에피택셜 Si과 같은 고품위의 박막 결정질 Si을 제조하기 위해서는 고도의 공정 기술이 필요하다.
먼저 본 연구에서는 대면적화와 저온 Si 박막 제조에 유리할 것으로 기대되는 HWCVD 방법을 이용하여 600℃ 이하의 저온 영역에서 단결정 (100) Si 기판 위에서의 에피택셜 성장 특성을 관찰하고, 다양한 공정 조건들이 에피택셜 Si 층의 성장에 미치는 영향을 살펴보았다. 450℃ 이하의 온도 구간에서는 에피택셜 성장이 제한되었으며 증착 온도가 증가할수록 임계 에피택셜 두께는 증가하는 거동을 나타내었다. 이는 증착 온도가 증가할수록 기판 및 박막 표면 위에서 Si 원자의 표면 이동도가 증가할 뿐만 아니라, 박막 내 수소 함량의 감소로 인하여 결정격자의 ordering이 향상되었기 때문으로 판단된다. 또한, epitaxial breakdown은 에피택셜 Si 층 → twinned 에피택셜 Si 층 → 비정질 또는 결정질 층의 순으로 상변화가 발생하면서 일어남을 확인하였다. 그리고 증착 압력이 증가함에 따라 에피택셜 Si 층 이후에 결정질 상으로 상전이가 발생하는 경향을 확인하였으며, 이러한 상전이가 비정질 상에서 결정질 상으로 변화되는 증착 압력 구간에서 에피택셜 성장이 가장 크게 일어났다. 하지만 증착 압력 및 실레인 혼합 가스의 유량에 따른 증착 속도의 변화에 의한 에피택셜 Si층의 성장은 뚜렷한 차이가 관찰되지 않아 450℃ 이하의 저온영역에서 HWCVD 방법을 이용한 에피택셜 Si의 성장에 있어 증착 압력이 중요한 변수임을 알 수 있었으며, 증착 압력의 변화에 따라 증착 반응에 참여하는 Si 라디칼과 atomic hydrogen의 조성 변화가 에피택셜 성장에 영향을 미친 것으로 생각 된다.
그러나 증착 온도를 600℃로 증가시킬 경우 지속적인 에피택셜 Si 층의 성장이 가능하였으며, 이러한 온도 영역에서 HWCVD 방법을 이용하여 (100) Si 기판에서의 수소 가스의 첨가에 따른 에피택셜 Si 층의 성장을 관찰하였다. 실레인 가스에 대한 수소 희석 비율은 성장된 에피택셜 Si 박막의 표면 형상, 텍스처의 밀도 및 표면 거칠기에 큰 영향을 주는 것으로 나타났다. 특정 수소 희석 비율 조건에서 성장된 에피택셜 Si 박막의 표면에는 피라미드 형태의 텍스처가 형성되며, 이는 {311} 면을 가지는 상부의 facet과 {111} 면을 가지는 하부의 facet으로 이루어지고 <110> 방향으로 일정하게 정렬되어 형성됨을 확인하였다. 또한 에피택셜 Si 박막의 표면에 텍스처를 형성함으로써 UV 반사도 측정에서 400 nm 이상의 파장 영역에서 약 10 %의 반사도 감소 효과를 얻을 수 있었으며, 이를 박막형 결정질 Si 태양전지 제조에 적용할 경우 별도의 추가적인 표면 텍스처링 공정 없이 Si 광흡수층에서의 light trapping을 향상시키는데 기여할 수 있을 것으로 기대된다.
다음으로 단결정 (100) Si 기판 위에서의 에피택셜 Si 층의 성장에 관한 연구를 바탕으로 하여 500℃ 미만의 저온에서 대면적 디스플레이용 TFT에 적용 가능한 고품위의 저온 다결정 Si 박막을 제조하기 위해서, 다결정 Si 씨앗층(poly-Si seed layer) 위에 저온 에피택셜 Si 층을 성장시키는 2 단계의 공정 방법을 제안하였다. 본 연구에서 제안한 2 단계 공정 방법은 기존의 금속유도결정화 방법으로 제조된 다결정 Si 박막이 가지는 표면 금속 오염의 문제를 개선하고 높은 결정성을 지니는 고품위 다결정 Si 박막을 제조하기 위한 것으로, 최종적으로 얻어진 다결정 Si 박막의 특성을 평가하고 성장거동을 관찰하였으며 다결정 Si TFT에 적용하여 본 연구 방법의 가능성과 효과를 살펴보았다. HWCVD를 이용한 에피택셜 Si 층의 성장으로 인하여 다결정 Si 박막의 결정립의 크기는 약 1.5~2 배정도 증가하고 결정립계의 밀도는 감소하였으며, 표면에서의 Ni 및 Al의 금속 오염도가 낮아지는 효과를 확인하였다. 그리고 다결정 Si 씨앗층 위에서의 저온 에피택셜 Si 층은 약 40~70 nm 두께의 성장 이후에 급격한 epitaxial breakdown이 발생하였으며, 에피택셜 성장에 따라 박막의 표면 거칠기가 점차 증가하는 경향이 나타났다. 또한 40~70 nm 두께 이하의 에피택셜 층의 성장 시 결정립 내부에서 stacking faults, micro-twin 등의 결정 결함이 생성되어 다결정 Si 씨앗층에 비하여 표면 결정 특성이 다소 감소되었으나, 직접 증착 방식에 의한 제조된 Si 박막에 비해서는 우수한 결정 특성을 가짐을 알 수 있었다. 본 연구의 2 단계 방법을 적용한 저온 다결정 Si TFT는 $54.61 cm^2/Vs$ 의 최대 전계효과이동도, 4.78 pA/㎛의 최소 누설전류 및 $1.731 \times 10^6$ 의 최대 on/off 전류비의 특성을 나타내었다. 또한 다양한 종류의 실리콘 박막을 액티브 층으로 사용하여 제작한 다결정 Si TFT의 비교를 통하여, 본 연구의 2 단계 방법을 적용한 다결정 Si TFT는 비교적 우수한 전계효과이동도를 가지면서 기상유도결정화법으로 제조된 다결정 Si TFT에 비하여 누설전류 및 최대 on/off 전류비 특성이 개선되는 효과를 확인할 수 있었다.
