In the ultra high speed interface of the semiconductor memory such as PC main memory, graphic memory uses many channels, which are bus lines between CPU and memory. A memory interface that has 1-GHz data rate needs 4~16 Channels, moreover, a 5-Gbps graphic memory interface has 32~64 Channels. In this mass channel environment, crosstalk occurs between one line and other lines, which is the coupling of the energy from one line to other lines. There is no crosstalk in a single channel, but multi channels are affected by each other. The effect of crosstalk occurs differently according to the phase difference of the signals. The even mode of the signal is the same phase and the odd mode of the signal is the opposite phase. Crosstalk in the even mode makes late delay compare to the odd mode. Thus, Jitter is made by crosstalk due to the phase difference between the adjacent signals. The valid window of the data output decreases by means of these jitters.
Another speed issue of the transmitter is that the charge error by the parasitic capacitance of the current mode output driver lowers the swing of the output driver. Capacitance coupling affects the negative effect in the high speed operation.
The stable reference voltage is required for an input receiver. It distinguishes low or high level of the data of the transmitter whose source is from a transmission line or from a self generation. In a high bandwidth, the signal distorted by ISI (Inter symbol interference) reduces the noise margin. Thus reference voltage should be treated to get a better receiver performance.
This thesis presents a voltage mode output driver to eliminate the crosstalk in the multi-channel as well as to improve signal integrity. This proposed output driver consists of the sub-drivers to provide crossly controllable driver strength, a short pulse generator, a selector, a splitter, additional pull-up/pull-down drivers, and driver control circuits. It is used for an arbitration technology of the propagation delay, by the coupling capacitance of crosstalk features. The proposed output driver was fabricated in the 0.18-㎛ CMOS technology. Its rms-jitter was 26.2-ps, and power consumption was 8.1-mW at 2-Gbps data rate. It showed performance improvement up to 23% compared to the conventional output driver.
In this thesis, a current mode pseudo-open drain driver which reduces electrical charge errors from near-end output node to far-end terminal is presented. The proposed pseudo-open drain driver removes charge errors by providing additional charge to the deficient nodes to improve output swing of the driver. It can be applied to the current mode amplifiers which use differential/single input and single-ended output in the high speed memory interface. 6-Gb/s data transmission rate is possible in 0.18-μm CMOS process with the input swing nearly below 300mV. Bias generator is also newly presented for the proper current to flow independently, which contribute to a less degradation.
In the receiver, to make a proper level of the reference voltage, this thesis presents the adaptively controllable reference voltage system. The input from the transmission line is compared with a changing level according to various circumstances of the input and the power fluctuation. This system consists of a comparator, a sampler, registers, control logics, an up/down counter, and a DAC. This immunity about variable power/ground is useful for a high speed low swing signal.
PC 주 기억 장치와 그래픽 기억 장치는 반도체의 장치 메모리의 초고속 인터페이스에 다수 채널을 사용한다. 그것은 CPU와 메모리 사이의 버스 선로들이다. 1GHz data rate을 가지고 있는 메모리 인터페이스는 4~16 채널을 필요로 한다. 게다가, 5Gbps이상 그래픽 메모리 인터페이스는 32~64 채널들을 사용하고 있다. 이러한 밀집된 채널 환경에서, 한 채널에서 다른 채널까지 에너지의 coupling인 crosstalk는 한 선과 다른 선들 사이에 일어난다. 단 하나인 채널에는 crosstalk이 일어나지 않으나 여러 채널들은 서로에 의해서 영향을 받는다. crosstalk의 영향은 신호들의 위상 차이에 따라서 다르게 일어난다. 신호의 even mode은 서로 동일 위상으로 transition한다. 그리고, 신호의 odd mode 방법은 서로 정반대 위상이다. Even mode에서 crosstalk으로 인해 odd mode에 비해 늦은 지연을 갖게 한다. 이처럼, 지터는 인접한 신호들 사이의 위상 차이로 인한 crosstalk에 의해서 만들어진다. Data 출력의 valid window는 이 지터에 의해서 줄어든다.
Transmitter의 또 다른 속도 문제는 전류 모드 출력 드라이버의 기생 캐패시턴스에 의해 전하 에러가 출력 드라이버의 스윙 폭을 낮추는 것이다. 커플링 캐패시터는 고속 동작을 저해하는 영향을 준다.
안정된 참조 전압은 입력 Receiver를 위하여 요구된다. 그것은 전송 선로선부터 받거나 또는 스스로 생성하여 Receiver의 data의 낮거나 높은 값을 구분해 준다. 높은 대역폭에 있어서, ISI에 의해서 왜곡된 신호는 잡음 여유를 줄인다. 이처럼, 참조 전압은 더 좋은 Receiver의 성능을 얻기 위하여 개선될 필요가 있다.
먼저, 이 논문은 여러 채널을 사용한 것에 crosstalk을 제거하고 signal integrity 개선을 위한 voltage mode 출력 드라이버를 제안한다. 이 제안된 출력 드라이버는 교차로 드라이버 세기를 조정할 수 있는 서브 드라이버, 좁은 펄스 생성기, 선택기, 분배기, 추가적인 드라이버, 그리고 드라이버 제어 회로들을 제공하기 위한 회로로 이루어져 있다. 그것은 crosstalk 특징인 커플링 캐패시터, 상호 인덕턴스로 인한 전달 지연을 보완해 주는 기술을 사용한다. 제안된 출력 드라이버는 0.18-㎛ CMOS공정으로 제조되었다. 그것의 rms-jitter는 26.2ps이었다. 그리고 전력 소비는 2Gbps data rate로 8.1 mW이었다. 이는 기존 출력 드라이버대비 23%까지 개선됨을 보여주었다.
다음으로, 이 논문에서, 전기적 전하 에러를 줄이는 전류 모드 pseudo-open drain 드라이버를 제안한다. 제안된 pseudo-open drain 드라이버는 드라이버의 출력 스윙 폭을 개선하기 위하여 취약한 노드들에 추가적인 전하를 공급함으로써 전하 에러를 제어한다. 뿐만 아니라, 기생 캐패시터에 의한 전류 누설로 생기는 손실을 상호적으로 보정하는 기법을 사용하여 고속동작에서 출력 스윙 폭을 확보하게 한다. 그것은 고속 메모리 인터페이스에 differential 및 single 입력과 single-ended 출력을 사용한 전류 모드 amplifier들에 적용될 수 있다. 6-Gb/s data 전송 rate이 300mV의 입력 스윙 폭에 0.18-㎛ CMOS 공정에서 가능했다. 또한, 바이어스 전압 생성기는 새로이 독립적으로 상호보완적으로 공급하게 하여 적절한 전류를 제어하기 위해 제안된다. 그것은 전류의 일부 손실을 막는데 기여한다.
마지막으로, Receiver 부분에서, 참조 전압의 적절한 레벨을 만들어 주기 위하여, 이 논문은 적합하게 제어할 수 있는 참조 전압 시스템을 제안한다. 전송 선로로부터 입력은 입력과 전압 변동이 수시로 일어나는 상황에 따라 변화한 레벨과 비교해서 출력을 만들어 주게 된다. 이 시스템은 비교기, 샘플기, 저장장치, 제어기, 업다운 카운터, DAC등으로 이루어져 있다. 변하기 쉬운 Supply 전압 또는 Ground 전압에 대한 immunity는 고속 저전력 저 스윙 폭을 가지는 신호를 위해 유용하다.
